学习要点理解触发器的概念及各触发器的工作原理。理解触发器逻辑功能各种描述方法。掌握各种触发器的逻辑功能。了解不同逻辑功能触发器之间的转换。第五章触发器16.1基本触发器2一、基本F-F的组成置位端(置1端)复位端(置0端)31.两个输出端——Q、Q’Q=1Q’=0Q=0Q’=1F-F处于“1”状态F-F处于“0”状态2.两个输入端——S’、R’S’——置位端(置1端)R’——复位端(置0端)4二、基本F-F的工作原理1.''1SR(高电平为3.6V)①设Q=1,Q’=0其中Q表示现态,而Q*表示次态,即输入信号作用下的下一个状态结论:时,**,''QQQQ''1SR5②设Q=0,Q’=1由此,得出F-F基本性质之一:触发器具有两个稳定状态:①“1”状态,Q=1,Q’=0②“0”状态,Q=0,Q’=1说明:如果原来处于“1”状态,在一定条件下,可以长久的维持“1”状态不变。如果原来处于“0”状态,在一定条件下,可以长久的维持“0”状态不变。62.'1,'RS(低电平为0.3V)结论:时,**1,'0QQ7'1,'RS①设Q=1,Q’=0②设Q=0,Q’=183.'1,'SR结论:时,**0,'1QQ'1,'SR①设Q=1,Q’=0②设Q=0,Q’=19由此,得出F-F基本性质之二:在适当的触发脉冲作用下,F-F可以从一个稳定状态转换到另一个稳定状态。归纳:①F-F有两个稳态(“0”状态或“1”状态)②两个稳态在一定的条件下可以相互转换。104.','SR工作不正常。11三、F-F的功能表12例1:设初始状态为“0”,试根据S’、R’的波形,画出Q、Q’的波形。13例2:设初始状态为“1”,试根据S’、R’的波形,画出Q、Q’的波形。146.2时钟触发器的逻辑功能15基本F-F——无CP输入端带CP的F-F——有CP输入端触发器(F-F)的分类CP(CLK)——时钟脉冲16同步式——高电平触发维持阻塞式——上升沿触发带CP的F-F的分类RS触发器触发方式逻辑功能边沿触发式——上升(下降)沿触发主从触发式——主从触发D触发器JK触发器T触发器T’触发器17一、同步RS触发器逻辑符号逻辑图181.功能表(适用于时序逻辑电路的分析)P237Q——表示F-F的现在状态,即CP作用前的状态。Q*——表示F-F的下一个状态,即CP作用后的状态。192.特性方程*'0QSRQRS——约束条件0000001110011011010001101101*1111**QQRS特性表203.激励表(适用于时序逻辑电路的设计)0000001110011011010001101101*1111**QQRS特性表214.状态图22二、同步D触发器(D型锁存器)逻辑符号逻辑图231.功能表2.特性方程*DQ243.激励表4.状态图25三、同步JK触发器逻辑符号逻辑图261.功能表2.特性方程*J''QQKQ273.激励表4.状态图28四、同步T触发器逻辑符号逻辑图291.功能表2.特性方程(由JKF-F特性得到)Q*TQ'T'Q303.激励表4.状态图31五、同步T’触发器(可做二分频电路)逻辑符号逻辑图321.功能表2.特性方程(由TF-F特性得到)Q*Q'3.状态图六、同步时钟触发器的空翻问题RS、JK——双端控制F-F从输入端来看从反馈角度看D、T、T’——单端控制F-FRS、D——控制型F-FJK、T、T’——反馈型F-F空翻——在一个时钟脉冲作用下,F-F的状态发生了两次或两次以上的变化。例1例2同步JK触发器,初态Q=0空翻状态不定366.3时钟触发器的触发方式3738一、同步式触发器二、维持阻塞式D触发器39触发器初始状态为“0”,试根据数据端状态画出输出端波形。40异步输入端:RD’、SD’。异步输入端:在这些端口上,信号的输入不受CLK信号的控制。RD’——异步置0端(强迫置0端)SD’——异步置1端(强迫置1端)RD’=0,SD’=1——Q*=0强迫置0(复位)RD’=1,SD’=0——Q*=1强迫置1(置位)41三、边沿触发器例1:一个下降沿触发的RS触发器,设初始状态为“0”,已知CP、R、S的波形,画出Q的波形。42例2:一个下降沿触发的JK触发器,设初始状态为“0”,已知CP、J、K的波形,画出Q的波形。43四、主从触发器1、主从RS触发器44改变一次周期,输出状态只可能所以每个态翻转“从”根据“主”的状保持,下降沿到达时,“主”翻转,“从”保持时,“主”按触发器主从clkclk)(R,Sclk)(.211SR1XXXX0000001110011011010001101101*1111**QQRSCLKnQ452、主从JK触发器46(2)CLK=0(下降沿)主触发器被封锁,保持QM不变;从触发器向主触发器看齐,取与主触发器一致的状态。主从触发器分两拍工作:(1)CLK=1主触发器随输入状态翻转,而从触发器保持状态不变。*MQQ47主从JK触发器的一次性变化问题:主从触发器抗干扰能力强,在一个CLK的变化周期里触发器输出端的状态只可能改变一次。即:若触发器J、K输入端在一个CLK脉冲内状态发生改变,触发器只接受第一次变化的信号,之后持续不变。主从D触发器不存在这个问题48例1:已知CP、R、S的波形,初态为“0”,试画出主从JK触发器Q的波形。49例2:已知主从D触发器的初态为“0”,试画出QM、Q的波形。5051①主触发器工作,从触发器封锁,接受输入信号。②从触发器工作,主触发器封锁。作图时,一般要求先画主触发器的波形,再画从触发器波形。