触发器

整理文档很辛苦,赏杯茶钱您下走!

免费阅读已结束,点击下载阅读编辑剩下 ...

阅读已结束,您可以下载文档离线阅读编辑

资源描述

数字电子技术基础第四章触发器概述4.1基本触发器4.2同步触发器4.3主从触发器4.4边沿触发器4.5时钟触发器的功能分类及转换4.6触发器逻辑功能表示方法及转换4.7触发器的电气特性一、对触发器的基本要求1、应该有两个稳定状态——0状态和1状态,以正确表征其存储的内容;2、能够接收、保存和输出信号。二、触发器的现态和次态触发器接收输入信号之前的状态叫做现态Qn;触发器接收输入信号之后的状态叫做次态Qn+1。三、触发器的分类按电路结构和工作特点不同,有基本触发器、同步触发器、主从触发器和边沿触发器。按在时钟脉冲控制下逻辑功能的不同,时钟触发器可分为RS型触发器、JK型触发器、D型触发器、T型触发器、T’型触发器。概述4.1.1用与非门组成的基本触发器一、电路组成及逻辑符号(一)电路组成(二)逻辑符号4.1基本触发器二、工作原理(一)电路有两个稳定状态(电路无输入信号即/R=/S=1时)1、0状态——Q=0,/Q=12、1状态——Q=1,/Q=02、接收置0信号的过程当/R=0、/S=1时,触发器将变成0状态。(二)电路接收输入信号过程1、接收置1信号过程当/R=1、/S=0时,触发器将变成1状态。(三)翻转时间1、翻转过程波形图2、简化波形图(四)不允许在/R端和/S端同时加输入信号2、信号同时撤消时状态不定(0→1)3、信号分时撤消时,状态决定于后撤消的信号1、信号同时存在时Q端和/Q端均为高电平三、现态、次态、特性表和特性方程(一)现态和次态1、现态Qn在未接收输入信号或输入信号未到来之间,它总是处在某一个稳态;2、次态Qn+1Qn+1的值不仅和输入信号有关,而且还决定于现态Qn。(二)特性表和特性方程1、特性表反映触发器次态Qn+1与现态Qn和输入R、S之间对应关系的表格。2、特性方程约束条件01RSQRSQnn4.1.2用或非门组成的基本触发器一、电路组成及逻辑符号(一)电路组成(二)逻辑符号二、工作原理(一)电路有两个稳定状态(R=S=0时)1、0状态——Q=0,/Q=12、1状态——Q=1,/Q=02、接收置0信号的过程当R=1、S=0时,触发器将变成0状态。(二)电路接收输入信号过程1、接收置1信号过程当R=0、S=1时,触发器将变成1状态。(三)不允许在R端和S端同时加输入信号2、信号同时撤消时状态不定(1→0)3、信号分时撤消时,状态决定于后撤消的信号1、信号同时存在时Q端和/Q端均为低电平三、特性表和特性方程——均和与非门的特性表及特性方程相同。四、基本RS触发器的主要特点(一)主要优点结构简单,是触发器的基础结构形式;具有置0、置1和保持功能,其特性方程为(二)存在问题•电平直接控制,使用不便、抗干扰能力差;•R、S之间有约束。约束条件01RSQRSQnn4.1.3集成基本触发器一、COMS集成基本触发器(一)由与非门组成的电路CC40441、逻辑电路和引出端功能图2、逻辑功能约束条件011RSENQRSQnn01110ENnENnnZQRSQRSQ(二)由或非门组成的电路CC40431、逻辑电路及引出端功能图2、逻辑功能逻辑功能同CC4044,区别在于——输入信号有效电平不同;违反约束条件时,CC4044的Q=0,而CC4033的Q=1。(二)逻辑功能二、TTL集成基本触发器(一)逻辑电路和引出端功能图—工作受时钟脉冲电平控制的触发器4.2.1同步RS触发器一、电路组成及其逻辑符号4.2同步触发器(二)工作原理1、特性表2、特性方程期间有效101CPRSQRSQnn二、主要特点(一)时钟电平控制多个触发器可在同一个时钟脉冲控制下同步工作,且抗干扰能力增强。(二)R、S之间有约束CP=1期间,若R=S=1,则Q=/Q=1;CP=1期间,若R、S分时撤消,则触发器状态决定于后撤消者;CP=1期间,若R、S同时消失,则会出现竞态现象;若R=S=1时CP突然撤消,也会出现竞态现象。三、或非门、与门及与或非门构成的同步RS触发器(二)与或非门构成的同步RS触发器(一)或非门、与门构成的同步RS触发器4.2.2同步D触发器(D锁存器)一、电路组成及其工作原理(一)电路组成(二)工作原理期间有效11CPDQDDQRSQnnn二、主要特点(一)时钟电平控制,无约束问题CP=1期间,Qn+1=D;S=D,R=/D,故RS=0。(二)CP=1时跟随,下降沿到来时才锁存CP=1期间,Qn+1=D;锁存内容为CP下降沿瞬间D的值。三、集成同步D触发器(一)TTL集成同步D触发器11CPDQDDQRSQnnn用或非门组成的基本触发器或非门、与门构成的同步RS触发器同步D触发器(二)CMOS集成同步D触发器4.3.1主从RS触发器一、电路组成及逻辑符号4.3主从触发器二、工作原理(一)接收输入信号过程在CP=1期间,主触发器接收信号,从触发器保持原来的状态(/CP=0)(二)输出信号的过程当CP↓时,主触发器控制门被封锁,在CP=1期间接收的内容被储存,同时不再接收输入信号;从触发器控制门打开(/CP=1),接收主触发器内容并随之改变。期间有效101CPRSQRSQnMnM到来时有效CP0RSQRSQn1n三、主要特点(一)主从控制,时钟脉冲触发CP=1期间,主触发器按照同步RS触发器的工作原理,接收输入信号R、S;CP下降沿到来时,从触发器按照主触发器的内容更新状态——翻转。(二)RS之间有约束主触发器本身是同步RS触发器,在CP=1期间,接收R、S信号,故R、S之间仍有约束。(一)同步输入端与异步输入端同步输入端R、S,受CP同步控制;异步输入端/RD、/SD,其作用与CP无关。/RD=0时,触发器复位到0状态—直接复位端;/SD=0时,触发器置位到1状态—直接置位端。四、异步输入端的作用带异步输入端的主从RS触发器(二)异步输入端的工作原理•/RD端的工作原理—/RD接到G2、G6及G7的输入端,当/RD=0时,直接将触发器复位;•/SD端的工作原理—/SD接到G1、G5及G8的输入端,当/SD=0时,直接将触发器置位。4.3.2主从JK触发器一、电路组成及工作原理(一)电路组成及逻辑符号(二)工作原理到来时有效CP特性方程代入主从RS触发器的nnnnnnnnnQKQJQKQQJQRSQKQRQJS1故无约束。且0nnQJKQSR在主从JK触发器中也设置了异步输入端/RD、/SD,其连接方式与主从RS触发器相同。二、集成主从JK触发器(一)逻辑符号(二)特性表三、主要特点(一)主从控制脉冲触发,功能完善,J、K之间没有约束。(二)存在一次变化问题,即主触发器在CP=1期间其状态能变化且仅变化一次,是由Q和/Q的反馈造成的,使输入信号为nnKQRQJS如果在CP=0时Q=QM=0,则当CP↑时,此时K被封锁,主触发器只能接收J信号,若触发器此时被置1,则无法再改变其状态。如果在CP=0时Q=QM=1,则当CP↑时,此时J被封锁,主触发器只能接收K信号,若触发器此时被置0,则无法再改变其状态。故主从JK触发器要求在CP=1期间输入信号的取值应保持不变。[例4.3.1]主从JK触发器的起始状态为0,试对应CP、J、K的波形画出QM、Q、/Q的波形4.4.1边沿D触发器一、电路组成及工作原理(一)电路组成及逻辑符号4.4边沿触发器(二)工作原理CP=0时G7、G8被封锁,G3、G4打开,Q=QM;CP=1时G7、G8打开,G3、G4被封锁,主触发器跟随而不锁存;CP↓时刻主触发器锁存CP↓时刻D的值并送入从触发器,使Q=D;CP↓过后主、从触发器均不变。故Qn+1=DCP↓时刻有效带有异步输入端的边沿D触发器二、集成边沿D触发器(一)CMOS边沿D触发器CC40131.逻辑符号与引出端功能图2.特性表(二)TTL边沿D触发器74741.逻辑符号与引出端功能图2.特性表三、主要特点CP边沿触发;抗干扰能力强;只具有置0、置1功能。4.4.2边沿JK触发器一、电路组成及其工作原理(一)电路组成及逻辑符号(二)工作原理1.D的逻辑表达式nnnnnnnnnnQKQJKJQKQJQKQJKQQJKQQJD)()()(Qn2.特性方程时刻有效CPQKQJDQnnn1二、集成边沿JK触发器(一)CMOS边沿JK触发器CC40271.逻辑符号与引出端功能图2.特性表(二)TTL边沿JK触发器74LS1121.逻辑符号与引出端功能图2.特性表(指有主从和边缘工作特点的电路,不包括同步触发器)4.5.1时钟触发器功能分类——RS型、JK型、D型、T型、T′型。一、RS型和JK型触发器(一)RS型触发器1.定义在时钟脉冲操作下,根据输入信号R、S取值的不同,具有置0、置1和保持功能的电路。4.5时钟触发器的功能分类及转换2.逻辑符号、特性表和特性方程到来时有效CP0RSQRSQn1n(二)JK型触发器1.定义在时钟脉冲操作下,根据输入信号J、K取值的不同,具有保持、置0、置1、翻转功能的电路。2.逻辑符号、特性表和特性方程时刻有效CPQKQJQnnn1二、D型、T型、T′型触发器(一)D型触发器1.定义在时钟脉冲操作下,具有置0、置1功能的电路。2.逻辑符号、特性表和特性方程时刻有效CPDQn1(二)T型触发器1.定义在时钟脉冲操作下,根据输入信号T取值的不同,具有保持、翻转功能的电路。2.逻辑符号、特性表和特性方程时刻有效CPQTQTQnnn1(三)T’型触发器1.定义每来一个时钟脉冲就翻转一次的电路。2.逻辑符号、特性表和特性方程时刻有效CPQQnn14.5.2不同类型时钟触发器间的转换一、转换方法(一)转换要求T、T′、D、JKD、JK(二)转换步骤写出已有触发器和待求触发器的特性方程;变换待求触发器的特性方程,使之形式与已有触发器的特性方程一致;根据方程式,如果变量相同、系数相等则方程一定相等的原则,比较已有和待求触发器的特性方程,求出转换逻辑;画电路图。二、JK触发器到D、T、T′和RS触发器的转换JK触发器的特性方程——nnnQKQJQ1(一)JK触发器到D、T触发器的转换1.JK→DD触发器的特性方程——2.JK→TT触发器的特性方程——nnnQDQDDQ1nnnQTQTQ1JK触发器的特性方程——nnnQKQJQ1(二)JK触发器到T′、RS触发器的转换1.JK→T′T’触发器的特性方程——2.JK→RSRS触发器的特性方程——nnnnQQQQ111nnnnnnnQRQSQRQQSQRSQ)(1三、D触发器到JK、T、T′和RS触发器的转换D触发器的特性方程——DQn1(一)D触发器到JK、T触发器的转换1.D→JKJK触发器的特性方程——2.D→TT触发器的特性方程——nnQTQ1nnnQKQJQ1D触发器的特性方程——DQn1(二)D触发器到T′、RS触发器的转换1.D→T′T’触发器的特性方程——2.D→RSRS触发器的特性方程——nnQRSQ1nnQQ14.6.1触发器逻辑功能表示方法特性表、卡诺图、特性方程、状态图、时序图以边沿D和JK触发器为例——4.6触发器逻辑功能表示方法及转换一、特性表、卡诺图和特性方程(一)特性表(二)卡诺图(三)特性方程nnnQKQJQ1DQn1二、状态图和时序图(一)状态图(二)时序图4.6.2触发器逻辑功能表示方法间的转换一、由特性表到卡诺图、特性方程、状态图、时序图的转换(一)特性表到卡诺图、状态图的转换(二)特性表到特性方程、时序图的转换由特性表或卡诺图可得:nnnnnnnQKQJQJKQKJQKJQKJQ1根据给定的CP和输入信号的波形及起始状态,在特性表中查出CP触发沿时刻Qn+1的值,便可一

1 / 79
下载文档,编辑使用

©2015-2020 m.777doc.com 三七文档.

备案号:鲁ICP备2024069028号-1 客服联系 QQ:2149211541

×
保存成功