第2章 系统

1第2章系统总线本章主要介绍计算机中总线系统的相关知识，要求学生掌握总线系统的一些基本概念和基本技术，在此基础上，重点了解当前流行的PCI总线的基本知识。重点提示：总线的相关基础概念总线仲裁概念以及仲裁方式总线定时PCI总线2-1重点难点指导2-1-1计算机系统互连结构冯·诺依曼型计算机由五大部件组成，而这些部件之间必然要进行通信，因此，必须有使部件连接在一起的通路。互连结构（InterconnectionStructure）：连接各种模块的通路的集合。这一结构的设计取决于模块之间所必须交换的信息。组成计算机各模块（CPU、存储器、I/O）之间传送的信号，互连结构必须支传送的信号类型。目前，最普遍的互连结构是总线和各种多总线结构（包括层次式总线）。在现代计算机系统中，互连结构已成为决定计算机性能的重要因素之一。2-1-2总线的基本概念总线（Bus）：是连接两个或多个设备的公共通信通路。总线是构成计算机系统的互联机构，是多个系统功能部件之间进行数据传送的公共通路。总线的关键特征是共享传输媒质。一个单处理器系统中的总线，大致分为如下几类：内部总线：CPU内部连接各寄存器及运算部件之间的总线系统总线：CPU同计算机系统的其他具有高速传输功能的部件I/O总线：中、低速I/O设备之间互相连接的总线多处理器系统中，还要有通信总线。在总线系统中，为了保证机械上的可靠连接，必须规定其机械特性；为了确保电气上正确连接，必须规定其电气特性；为保证正确地连接不同部件，还需规定其功能特性和时间特性。机械特性：机械特性是指总线在机械连接方式上的一些性能，保证机械上的可靠连接；电气特性：电气特性是指总线的每一根传输线上信号的传递方向和有效的电平范围，确保电气上正确连接；2功能特性：功能特性是指总线中每根传输线的功能；时间特性：时间特性是指总线中的任一条线在什么时间内有效。总线的性能指标包括：总线宽度：它是指数据总线的根数标准传输率：即在总线上每秒能传输的最大字节量时钟同步/异步：总线上的数据与时钟同步工作的总线称同步总线，与时钟不同步工作的总线称异步总线。总线复用：地址总线和数据总线共用一组物理线路，叫做总线的多路复用。信号线数：即地址总线、数据总线和控制总线三种总线数的总和。总线控制方式：包括并发工作、自动配置、仲裁方式、逻辑方式、计数方式等。其他指标总线标准：所谓总线标准，可视为系统与各模块、模块与模块之间的一个互连的标准界面。使用总线标准，可使不同厂家生产的相同功能部件互换使用。目前，常用的总线标准有ISA、EISA、PCI、STD等。早期总线的内部结构实际上是处理器芯片引脚的延伸，是处理器与I/O设备适配器的通道。这种简单总线结构的不足之处在于：CPU是总线上惟一的主控者。即使后来增加了具有简单仲裁逻辑的DMA控制器以支持DMA传送，但仍不能满足多CPU环境的要求。总线信号是CPU引脚信号的延伸，故总线结构紧密与CPU相关，通用性较差。当代流行的总线内部结构，它是一些标准总线，追求与结构、CPU、技术无关的开发标准，并满足多个主控者（包括CPU）环境需求。在这种结构中，CPU和它私有的cache一起作为一个模块与总线相连。系统总线按功能可分为：数据总线：数据线提供系统模块间传送数据的路径地址总线：地址线用于指定数据总线上数据的来源和去向控制总线：控制线用来控制对数据地址线的访问和使用除此之外，还有为模块提供电源的电源线。为了解决简化系统设计，总线模块生产批量化，实现可移植化，便于维护等问题，人们开始研究如何建立总线标准，所谓总线标准，可视为系统与各模块、模块与模块之间的一个互连的标准界面。这个界面对它两端的模块都是透明的，即界面的任一方只需根据总线标准的要求完成自身一面接口的功能要求，而无需了解对方接口与总线的连接要求。因此，按总线标准设计的接口可视为通用接口。2-1-3总线连接方式系统总线的连接方式一般分为：单总线系统与多总线系统两大类。在单总线系统：CPU、主存储器，以及所有I/O设备均通过一组总线连接，其结构简单，总线控制也较简单，系统易于扩展。但单总线系统只能支持信息传送量相对较小的计算机系统。单总线结构如图2-1-1所示。3图2-1-1单总线结构带存储总线的双总线结构：在这CPU和主存之间增设一组总线。这组总线通常被称为存储总线，它属于局部总线。如图2-1-2所示。图2-1-2带有存储总线的双总线结构带IOP的双总线：IOP一方面通过I/O总线与众多外部设备相连，另一方面又与连接CPU和MM的系统总线相连。如图2-1-3所示。图2-1-3带IOP的双总线结构在性能越来越高的I/O设备面前，如多媒体技术与网络技术的发展，要求高速度大容量的数据传输，传统的总线开始显得力不从心。为满足这些不断增长的需要，工业上采用的普遍方法是构造与系统其余部分紧密集成的高速总线，而它仅要求一个在处理器总线和高速总系统总线I/O总线接口接口接口IOPMMCPUI/OI/OI/O……存储总线系统总线CPUMM接口接口I/OI/O…系统总线CPUMM接口接口I/OI/O…4线之间建立连接。有人称这种方案为中间层结构。如图2-1-4所示。图2-1-4带高速总线的系统总线结构这种方案中有连接处理器和高速缓存控制器的局部总线，而高速缓存控制器又连接到支持主存储器的系统总线上；高速缓存控制器集成到连接高速总线的桥或缓冲设备中。所谓总线桥接器（简称桥）是由总线控制器、数据缓冲区及总线加速器组成，总线控制器在总线争用时起仲裁作用。这种安排的好处是，高速总线使高需求的设备与处理器有更紧密的集成，同时又独立于处理器。这样，处理器和高速总线速度及信号线定义的不同都可以容忍。处理器结构的变化不影响高速总线，反之亦然。2-1-4总线设计要素总线在设计的过程中，要考虑以下几个方面的因素。1、总线仲裁方法仲裁方法可大致划分为“集中式”或“分布式”两类。在集中式方法中，一个称为总线控制器或仲裁器的硬件设备负责分配总线时间。这个设备可以是独立的模块，也可以是CPU的一部分。在分布式的方法中，没有中央控制器，而是在每个模块中包含访问控制逻辑，这些模块共同作用，共享总线。集中式：链式查询方式特点：离中央仲裁器最近的设备具有最高优先权，离总线控制器越远，优先权越低。优点：只用很少几根线就能按一定优先次序实现总线控制，并且这种链式结构很容易扩充设备。缺点：是对询问链的电路故障很敏感，优先级固定。Cache总线系统总线高速总线扩展总线BridgeMMCacheCPUBridge高速I/O…高速I/O低速I/O低速I/O低速I/O5计数器定时查询方式：可方便的改变优先级。独立请求方式：优点是响应时间快，即确定优先响应的设备所花费的时间少。对优先次序的控制也是相当灵活的。分布式：不需要中央仲裁器，而是多个仲裁器竞争使用总线。2、总线定时为了同步主方、从方的操作，必须制定定时协议，定时指事件出现在总线上的时序关系，一般分为同步时序和异步时序两种。同步：事件在总线上的时刻由总线时钟信号来确定，传输频率较高，适用于各功能模块速度相差不多的情况。异步：应答方式或互锁机制。总线周期长度可变，适用于快速、慢速设备连接到同一总线。3、总线数据传输模式总线支持各种数据传输类型，简单总结归纳如下：读、写：总线传输的最基本形式，也是所有总线系统都必须支持的传输方式；读－修改－写：主要用于共享存储器的保护，如进程管理中的PV原语、管程等；写后读：主要用于数据校验；成块传输：现代总线具有的特征，可实现与高速设备的信息传输。4、总线宽度数据总线的宽度：数据总线越宽，一次能传送的位数就越多。地址总线的宽度：地址总线越宽，可以访问的单元就越多。5、总线复用总线的信号线可以归为两类，专用的和复用的。专用：专用总线始终只负责一项功能，或始终分配给计算机部件的一个物理子集。优点是总线冲突减少，所以具有高吞吐量，缺点是增加了系统的规模和成本。复用：复用的优点是，使用的总线数量少，从而节省了空间和成本；其缺点是控制电路略显复杂，而且还潜伏着性能降低的危险，因为共享总线的特定事件不能同时发生。2-2典型例题解析1、下面是一些对总线事务的描述，其中不正确的有（）。A.总线事务总是在一个主设备和一个从设备之间进行B.“存储器读”总线事务中命令信息比数据信息先送到总线上C.一次总线事务只能完成一个数据交换D.一个简单的总线事务可以是一个地址周期加若干个数据周期组成参考答案：选项C解析：选项A：多个部件共享总线，只能按优先极来裁决总线使用权，并采用分时方式使用总线。因此，在一个总线事务过程中，只能有一对主、从设备进行数据传送，传送完后释放6总线，让其他设备使用。一旦拥有总线使用权，就可以进行一次总线事务处理。选项B：“存储器读”事务是CPU从主存储器中读一个数据的操作，主存必须先知道要访问的地址和所进行的操作类型（读还是写），然后才能从给定的地址中读出数据，所以应该先有命令信息后有数据信息。选项C、选项D：一次总线传输分为四个阶段：总线裁决、送地址、数据传送和撤销信号。有些总线只有一个主控设备，所以无需裁决和释放，有些总线的裁决和释放在数据传输过程中完成，无需专门的阶段来进行，所以，简单的总线事务可以只有地址阶段和数据阶段，分别传输地址信息和数据信息。有些总线在数据阶段可以有连续的多个数据周期，每个数据周期完成一次数据传送，这样在一个总线事务中可以有多个连续的数据传送，这种方式称为猝发（突发）传送。所以，选项C是错误的。2、增加总线带宽的手段有很多，但以下（）不能提高总线带宽？A.采用信号线复用技术B.增高总线的时钟频率C.采用猝发传送方式，允许一次总线事务传送多个数据D.增加数据线的宽度参考答案：选项A解析：总线的带宽是指单位时间内传输的数据量。它与一次总线事务中传输的数据量、以及总线传输周期的宽度有关，一次总线传输时间越短、数据量越多，则总线带宽越高。选项A、选项B：要使总线传输时间短，则总线的时钟频率必须增高，并且尽量使得地址、命令、数据信息能同时发送。如果采用信号线复用方式，则会使本来能同时发送的信息需要分时传送，延长总线传输周期的时间，所以信号线复用方式，不能提高总线带宽，反而在有些情况下，影响带宽。选项A给出的措施不能提高带宽。选项C、选项D：在总线传输周期一定的情况下，为了使一次总线事务能传输更多的数据位，可以增加数据线的宽度，并允许猝发传送。这样可以一次传送多个数据，一个数据同时有更多的数据位数。3、一个32位的微处理器，它有16位外部数据总线，总线的时钟频率为40MHz，假定一个总线事务的最短周期是4个时钟周期，问这个处理器的最大数据传输率是多少？如果将外部数据总线的宽度扩展为32位，那么处理器的最大数据传输率提高到多少？这种措施与加倍外部总线时钟频率的措施相比，哪种更好？解析：一次总线操作的最短周期为4个时钟，每个时钟周期为：1/40M(秒)，所以，一次总线操作的时间至少为：4x1/40M(秒)，而一次总线操作只能传送16位数据，故处理器最大数据传输率为：2B/(4x1/40M)=20MB/秒。若采用32位外部总线，则可提高到4B/(4x1/40M)=40MB/s。若倍频，则可提高到2B/(4x1/80M)=40MB/s。两种措施结果相同。4、假设系统的内存储器采用50MHz时钟，存储器以每周期一个字的速率传输8个字的访问请求，每字4字节。对于读操作，访问顺序是1个周期接受地址，3个周期等待存储器读数，随后的8个周期用于传输8个字。对于写操作，访问顺序是1个周期接受地址，2个周期延迟，8个周期用于传输8个字，最后3个周期恢复和写入纠错码。对于以下访问模式，求出该存储器的最大带宽。①全部访问为读操作7②全部访问为写操作解析：①全部访问为读操作时，每次总线事务传送读8个字，每字4字节，需要用1+3+8=12个周期，故8x4B/(12x1/50M)=133.3MB/s.②全部访问为写操作时，每次总线事务传送写8个字，需用1+2+8+3=14个周期，故