数字电路复习

1【题1.1】将下列二进制数转换为等值的十六进制数和等值的十进制数。(1)(10010111)2；（2）(1101101)2(3)(0.01011111)2；（4）(11.001)2【解】(1)(10010111)2=(97)16=(151)10(2)(1101101)2=(6D)16=(109)10(3)(0.01011111)2=(0.5F)16=(0.37109375)10(4)(11.001)2=(3.2)16=(3.125)10【题1.2】将下列十六进制数化为等值的二进制数和等值的十进制数.(1)(8C)16;(2)(3D.BE)16;(3)(8F.FF)16;(4)(10.00)16【解】(1)(8C)16=(10001100)2=(140)10(2)(3D.BE)16=(11101.1011111)2=(61.7421875)10(3)(8F.FF)16=(10001111.11111111)2=(143.99609375)10(4)(10.00)16=(10000.00000000)2=(16.00000000)101.数制转换2【题1.3】将下列十进制数转换成等效的二进制数和等效的十六进制数.要求二进制数保留小数点以后4位有效数字.(1)(17)10；(2)(127)10；(3)(0.39)10；(4)(25.7)10(1)(17)10=(10001)2=(11)16(2)(127)10=(1111111)2=(7F)16(3)(0.39)10=(0.0110)2=(0.6)16(4)(25.7)10=(11001.1011)2=(19.B)16【解】【题1.4】写出下列二进制数的原码和补码.（1）(+1011)2；（2）(+00110)2（3）(-1101)2；（4）(-00101)2(1)(+1011)2的原码和补码都是01011(最高位的0是符号位)(2)(+00110)2的原码和补码都是000110(最高位的0是符号位).(3)(-1101)2的原码是11101(最高位的1是符号位),补码是10011.(4)(-00101)2的原码是100101(最高位的1是符号位),补码是111011.【解】32.逻辑函数的化简&&&11ACBY(a)111≥1≥1≥1≥1ABCY(b)1111&&&&&&&ABCY1Y2D(c)=1=11≥1&ABCY1Y2(d)图P1.9【题2.1】写出图中各逻辑函数式，并化简为最简与或式。4（a）（b）（c）（d）CBCBACBCBAYCBAABCCBBACAYDACBADACBAY1ACDDCADCABAACDDCADCABAY2ACDACABBCACBAABBACABY)(1ABCCBACBACBACBACBACBAY)()()(2【解】5【例2.2】用最少的门电路实现图示逻辑函数，要求输入仅有原变量。【解】由图可写出BCACBACABF00100101BCA0001111001作出该函数的卡诺图&&&FABC≥1111例1图①用综合反变量法（代数法）化简可以证明：ABCABBCABACABCAB__________)(CABCAABACABCABCBAABABCABCABCBABBCAB)()(__________由图可知，该函数已是最简的。6同理也能证明________________________ABCBCACBCABBCABCABCACBCACABACBAC这样原式变为______________________)(ABCBCACABABCBCABCACABCABF&&&FABC≥1&于是可得如下实现方案：②采用阻塞法化简00100101BCA0001111001分析卡诺图，假若将m7视为1，则有)7,6,5,3(mABBCACF这结果显然与原功能不一致，因为它将m7也看成是“１”，而实际是“０”。为此，将m7作用除掉，怎样除掉呢?7由此可见，化简时每次圈卡诺圈时均含全“１”方格，则就不出现反变量，因此也就节省了非门。但在实际的逻辑问题中，逻辑函数不一定包含全“１”方格（如本例）。对此可增添一个（或多个）最小项（称为阻塞项），并将其视为“１”，求得函数F’再和阻塞项的反函数相与即可得简化的函数式。ABCABACBCABCFmmmCABCBABCAABCCABACBCBABCABCAABCCABABCCBAABCBCAABCCABCBABCAmmmmmmmmmmF)()()()()()()()()(653765377653__7用m7与圈得的结果相与即可。证明如下：于是可得输入只有原变量没有反变量的逻辑函数化简的方法----阻塞法。8【例2.3】化简逻辑函数，要求用最少与非门实现，且输入只含原变量。)14,13,12,11,9,7,6,5,1()(mABCDF【解】作出函数的卡诺图按常规化简法有m0m1m3m2m4m5m7m6m12m13m15m14m8m9m11m10CDAB0001111000011110DCmmmm13951BCAmm67DBAmm119DABmm1412BDABDBDABCABDCDBDABDBDABCABDCDDABDBABCADCFD&F&&&&&&CBA&由化简后的与或式可以看出，输入中含有反变量，代数法消除后实现该函数需要8个与非门，其逻辑图如右所示。9用阻塞法化简m0m1m3m2m4m5m7m6m12m13m15m14m8m9m11m10CDAB0001111000011110DCDDCmmmm139511413121515141312)(mmmCDABABCDABmmmmm11915131513119)(mmDBAABADABDADmmmmmm761415151476)(mmBCAABBCABCBCmmmmmm后两式中m15+m14和m15+m13为扩大阻塞项，利用它可以进一步简化函数。选择扩大阻塞项的原则应是包围圈中已被圈过的最小项。为使与非门最少，取函数BCABADABCDABCDDBCABADABCDABCDDFD&F&&&&&&CBA用阻塞法化简后的逻辑图10【例2.4】用卡诺图化简法将下列函数化为最简与或形式。YABCABDCDABCACDACD（1）YABACBCCD（2）1001010111111111ABCD0000010111111010(1)【解】DAY）（10100111011111111ABCD0000010111111010(2)【解】BCDCAY）（2YABCABADCBD（3）1111111011101111ABCD0000010111111010(3)DCBY）（3【解】111111010101001111ABCD0000010111111010(4)DCDABY）（4【解】)14,11,10,9,8,6,4,3,2,1,0(),,,(4mDCBAY）（)14,12,10,9,8,5,2,1,0(),,,(5mDCBAY）（1101001001011101ABCD0000010111111010(5)DCADBDACBY）（5【解】)7,6,5,2,1,0(),,(6mCBAY）（1(6)101011110011100BCA01CBACBAY）（6【解】12)7,6,5,2,1,0(),,(6mCBAY）（0(7)110011010011100BCA01CY）（7【解】YABACBC（8）1(8)100011010011100BCA01ACBAY）（8【解】YABBCABABC（9）1(9)111111110011100BCA0119Y）（)7,4,1(),,(01mCBAY）（0(10)100101010011100BCA01CBAABCCBAY）（01【解】【解】133．组合逻辑电路【例3.1】用四选一数据选择器实现三变量多数表决器。【解】作三变量多数表决器真值表A2A1A0F00000101001110010111011100010111表决器真值表03030201012012012012AmAmAmAmAAAAAAAAAAAAF取A2A1为地址变量，与四选一数据选择器输出方程对比33221100'DmDmDmDmF为使F´=F则令1030210DADDD(2)卡诺图法。此法比较直观且简便，其方法是：首先选定地址变量；然后在卡诺图上确定地址变量控制范围，即输入数据区；最后由数据区确定每一数据输入端的连接。(1)代数法。由真值表可得函数14由真值表得卡诺图D000011110D0D1D3D2D1D3D201A000011110111101A0A2A1A2A1D1＝A0D2＝A0D3＝1D0＝0选定A2A1为地址变量。在控制范围内求得Di数：D0=0,D1=A0,D2=A0,D3=1。结果与代数法所得结果相同。D3A1A2FD2D1D0“1”A0A0A14选1数据选择器电路连接图如右所示。15【例3.2】用四选一数据选择器实现如下逻辑函数：F=∑(0,1,5,6,7,9,10,14,15)【解】由卡诺图法，选地址A1A0变量为AB，则变量CD将反映在数据输入端。如图所示。1CD000111101110001AB111111110D0＝CD1＝C＋DD3＝CD2＝CDD0D1D3D2D0D1D2四选一A1A0ABD3CDCFG1≥1＝116【例3.3】用8选1数据选择器74LS151设计一个函数发生器电路,它的功能表如下所示:功能表11AB01A+B10AB00LS0S1A【解】由功能表写出逻辑式ASSBABASSBASSABSSL01010101)()(01100101010101010101ASSASSBASSBASSASSBASSBASSASSBDDDBDDDDDAASASA5634217000112,1,,0,,,令即可得到所求电路。WA1D3474LS151G7DDDD162DYDD0A05A2S1S0AL1B17【例3.4】右图是用两个4选1数据选择器组成的逻辑电路,试写出输出Z与输入M、N、P、Q之间的逻辑函数式。【解】SAADAADAADAADY][013012011010数据选择器的逻辑函数式为PQNMMQNY][1PMNQMNQY][2)(][][21PNQPNQPQNPMNQMNQPQNMMQNYYZA1A0D0D2D3YD1S1≥1000ZQPNMA1A0D0D2D3YD1SY1Y218【例3.5】用3线-8线译码器74LS138和门电路设计1位二进制全减器电路.输入为被减数、减数和来自低位的借位；输出为两数之差和向高位的借位信号。【解】设Ai为被减数、Bi为减数、Ci-1为来自低位的借位，Si为差数、Ci为向高位的借位，则可列出一位全减器的真值表。一位全减器的真值表AiBiCi-1SiCi0000000111010110110110010101001100011111由真值表得到Si和Ci的逻辑式为742174211111YYYYmmmmCBACBACBACBASiiiiiiiiiiiii732173211111YYYYmmmmCBACBACBACBACiiiiiiiiiiiii19311YGYY74LS138B05Y2AGGY7YY2Y4A6C2BAiBiCi-1100SiCi&&令Ai=CBi=B