低相噪-高集成度频率源的研制-周文衎

·1259·低相噪、高集成度频率源的研制周文衎童超王晓江(南京电子设备研究所，南京210007)[e-mail]摘要：本文介绍了一种低杂散、低相噪、高集成度的频率源的研制。该频率源采用Hittite公司的鉴相器HMC830LP6G，通过锁相产生1GHz信号，杂散抑制≥70dBc、相噪达到-116dBc/Hz@1kHz。由于鉴相器内部集成VCO，所有器件布局在50×20mm的范围内，大大减少了电路板的面积，提高了设计的集成度，实现了小型化。关键词：低杂散，低相噪，HMC830，高集成度DesignofLowPhaseNoiseandHighIntegrationFrequencySynthesizerZHOUwenkan,TONGchao,WANGxiaojiang(NanjingElectronicEquipmentInstitute,Nanjing210007)Abstract:Inthispaper,afrequencysynthesizerwithlowspuriousandphasenoiseispresented.InthisdesignweimplementphasedetectorHMC830LP6GofHittitetogenerateasignalof1GHz,thespuriousisbelow-70dBcandphasenoisereachalevelof-116dBc/[e-mail],allcomponentscanbearrangedinaareaof50×20mm,sothePCBishighlyintegrated,andmakeminimizationpossible.Keywords:Lowspurious,Lowphasenoise,HMC830,HighIntegration1引言HMC830是Hittite公司推出的一款鉴相器，内部集成了VCO以及分频器，支持小数、整数两种模式，可输出25MHz到3000MHz信号，鉴相频率昀高可到100MHz。该款鉴相器小数模式下噪底为-227dBc/Hz，整数模式下为-230Bc/Hz，Flicker噪声基底为-268dBc/Hz。采用LP6封装（6×6mm），具有低相噪、低杂散、宽频带、外围电路简单、占板面积小的特点。本设计基于HMC830的应用，设计了一款频率源，为某机载雷达提供一路低相噪、低杂散的本振信号。2系统方案及指标分析频率源产生一路1GHz信号，作为某机载雷达的本振及DDS时钟，主要指标要求如下：1）输出功率：≥1dBm；2）杂散抑制：≥70dBc；3）相位噪声：≤-113dBc/Hz@1kHz。系统方案如图1所示。图1系统方案框图通过对指标进行分析，可以发现单边带相位噪声是本设计的难点。鉴相器的噪声基底可以由如下公式[1]计算得到：·1260·PNfloor=FloorFOM+10log(fpd)+20log(fvco/fpd)（1）PNflicker=FlickerFOM+20log(fvco)-10log(foffset).（2）其中PNfloor、PNflicker分别为鉴相器的归一化噪声和闪烁噪声，两者对相噪的影响如2图所示。图2鉴相器噪声曲线从图2可以看出，输出信号的相噪是由PNfloor、PNflicker共同决定的，计算公式如下：PN=10log(10(PNflicker/10)+10(PNfloor/10))（3）HMC830整数模式下噪底为-227dBc/Hz，Flicker噪声基底为-268dBc/Hz，输出频率fvco为1GHz，鉴相频率fpd取100MHz，根据公式（1）～（3）计算得到输出信号相位噪声理论值为-116dBc/Hz@1kHz，可以满足指标要求。3频综的设计与研制3.1环路滤波器设计HMC830内部集成VCO，只需要设计1个外部滤波器就可以工作。低通滤波器在环路中处于鉴相器和VCO之间，可以滤除来自晶振的噪声，鉴相器本身的输出噪声和载频分量，以及减少鉴相频率的泄漏，还可以滤除来自VCO的噪声，但昀重要的是建立起环路的动态特性[2]。滤波器设计时其带宽需要折中考虑，带宽小了，VCO噪声影响大，而且环路锁定时间延长；带宽大了，晶振和鉴相器噪声影响大。本设计借助于HittitePLLDesign设计滤波器。该软件是Hittite公司推出的锁相环辅助设计软件，可以仿真锁相环的相噪特性、锁定时间等。通过仿真比较，在鉴相频率为100MHz，输出频率为1GHz时，设定滤波器为无源四阶低通滤波器，3dB带宽为200kHz，相位裕度为50度。滤波器电路图如图3所示，电路两端分别接CP管脚和VTUNE管脚。150pC9AGND820R70.027uC17AGND1kR51kR6220pC12220pC13AGNDAGNDVT图3环路参数值3.2PCB设计根据整体的布局设计，遵循高频信号走线尽量短，避免走回路，器件布局紧凑、合理的原则，先确定输入、输出的位置，考虑到方便背面控制板的排线，加电以及控制信号绝缘子应当尽量集中在同一个区域，由于采用了多层板技术，电源的走线方式相对灵活，可以通过过孔从中间层走，但是尽量保证第一层信号下面是一块完整的地。根据输入、输出的位置关系，确定HMC830的位置，然后围绕器件摆放外围电路的阻容件，经过几轮的微调之后，昀终形成了图4所示的PCB设计版图。图4频率源PCB版图3.3寄存器配置HMC830的寄存器定义较复杂，但一般情况下，只要设置对R值、N值、泵电流、锁定指示、VCO参数，就可以输出需要的信号。以本设计为例，R=1，N=20（1GHz为VCO二分频输出，N＝2000/100=20），泵电流为2.54mA，根据手册，应该给寄存器“02”赋值“1”，寄存器“03”赋值“14”，寄存器“09”赋值“153FFF”，锁定指示与·1261·“F”寄存器有关，赋值为“81”，此时，gpo_select为LockDetectOutput状态，PreventDriverDisable为PreventsSPIfromdisablingSDO状态。HMC830中的“05”寄存器为可读写寄存器，其下包括7个子寄存器，通过多次写“05”寄存器，来对子寄存器进行赋值。并且每次从“05”寄存器读到的值为其昀近一次写入的子寄存器值。另外，HMC830如果采用VCO自动校准功能是基于晶振信号，N寄存器配置，R寄存器配置后，进行的自动校准，因此，加电时一定要先给晶振加电，否则VCO无法自动校准导致失锁。4测试结果本频率综源用Agilent公司的频谱分析仪E4440A和R&S公司的相噪分析仪分别测得输出频率为1GHz，杂散抑制大于72dBc，输出功率大于1.5dBm，相位噪声小于-116dBc/Hz@1kHz。频谱如图5所示，1GHz输出信号相噪测试曲线如图6所示，实物如图7所示。图5输出信号频谱图6相噪测试曲线图7电路板实物照片5结论本频率源经过精心设计与调试，具有低杂散、低相噪、小型化的特点。在与整机联试的过程中性能良好，表现稳定可靠，具有良好的应用前景。参考文献[1]HMC830LP6GE器件手册；[2]张厥盛等编,锁相技术,西安电子科技大学出版社,1998；[3]高树廷，刘洪升.相位噪声及对电路系统的影响.微波电磁兼容第六届全国学术会议论文集，2002；[4]薛正辉等,微波固态电路,北京,北京理工大学出版社,2005；[5]FloydM.Gardner,PhaselockTechniquesThirdEdition,JohnWiley&SonsLtd,2005[6]白居宪.低噪声频率合成.西安交通大学出版社，1995年5月第1版作者简介：周文衎，男，硕士，主要研究领域为微波电路、频率综合器等