基于MV05的单芯片多处理器并行处理架构设计

上海大学硕士学位论文基于MV05的单芯片多处理器并行处理架构设计姓名：王尧明申请学位级别：硕士专业：微电子学与固体电子学指导教师：胡越黎20090101基于MV05的单芯片多处理器并行处理架构设计作者：王尧明学位授予单位：上海大学相似文献(10条)1.期刊论文张饶.武晓岛.谢学军.ZHANGRao.WUXiao-dao.XIEXue-jun透过专利看微处理器的技术发展(四)——中国专利中的多核技术演进分析-中国集成电路2009,18(4)本文在调研大量专利文献的基础上,通过跟踪具体专利对微处理器的多核技术进行了深入分析.确定了多核关键技术的发展历程,揭示了不同时期技术要素的特征,以及技术要素的变化,为新产品开发提供线索.特别以多核的两大关键技术(维持Cache一致性和核间通信技术)为例,具体阐述了同一技术的技术演进过程;同时结合中国多核技术的发展现状,预测了多核的发展趋势.2.学位论文鲁建壮单芯片多处理器关键技术的研究与实现2005提高微处理器性能是广大研究者们不懈追求的目标。目前半导体工艺水平的飞速发展，为芯片设计提供了广阔的空间，如何有效利用这些不断增长的片上资源，以更短的时间开发出更快、更高效的微处理器，是当前计算机体系结构进一步发展面临的极为重要的课题之一。采用传统的微处理器体系结构，通过开发深度指令级并行性(ILP)来提高微处理器性能受到开发时机、开发范围、自身结构和硬件实现等多方面的限制。采用片上多线程结构，通过挖掘程序的线程级并行性(TLP)克服指令级并行性难于开发的缺陷是一种有效的做法，单芯片多处理器(SCMP)结构更在开发TLP的同时可以兼顾硬件实现的简洁性，充分体现了其良好的性能潜力和实现优势。研究面向通用程序的SCMP具有很好的研究和应用价值。本文以提高通用程序在SCMP上的执行效率为目的，针对其中的关键技术进行了深入研究，主要取得了以下几个方面的研究成果：1、提出了一种支持线程级前瞻执行(TLS)的SCMP模型——SWT(SCMPWithTLS)。SWT结构在切实遵循SCMP的设计原则的同时，充分考虑通用程序的结构特征，通过非常自然的方式实现TLS，而TLS可以大大简化在通用程序中开发TLP的软硬件技术的复杂性。2、提出了一种面向通用程序的线程划分算法。该算法充分考虑影响通用程序在多线程结构特别是SCMP结构中执行效率的各种因素；以程序控制流图(CFG)为基础，借助profiling信息对影响线程划分效果的线程体积、线程间的数据相关性等进行量化研究；建立序关系，进行程序结构分析，以简化线程划分难度。在该算法的启发式原则设计中融合了TLP开发硬件开销，在流程设计中考虑了面向SCMP之外其他多线程结构的适用性。3、提出了基于双环结构的数据相关性解决方法。线程间的存储数据相关性是多线程结构不可避免的问题，解决数据相关性策略的优劣直接影响到处理器的执行效率。基于SWT结构，我们将TLS的数据前瞻和数据相关性统一起来，设计实现了一种基于双环结构的数据相关性解决方法。该方法硬件设计实现简单，消除了线程间的显式同步，降低了数据相关性维护操作的访问冲突。4、提出了两阶段线程并行执行控制和通信机制。线程并行执行控制和通信机制是实现线程级并行执行的关键，本文设计的控制和通信机制充分利用片上高带宽和低延迟的优势，通过分布的线程控制单元(TCU)部件互相协同，以两阶段执行方式完成线程创建、重启、提交、清除等操作和寄存器级的数据通信，从而降低并覆盖了部分控制和通信开销，保持了良好的扩展性。以提高通用程序的执行效率为目标的上述各个技术环节紧密结合、互为补充，是成功的关键。实验及测试结果表明，SWT结构能够在保有SCMP硬件实现优势的基础上，深入挖掘TLP弥补ILP难于开发的缺陷，提高处理器性能。5、设计实现了一个硬件原型系统。虽然在单项技术的研究中，已经采用了多种环境进行了模拟验证，局部证实了技术的正确性和有效性，为了全面总结上述技术的综合效果，同时考虑到硬件验证可以大幅度地提高对多种综合技术进行验证的效率，本文以MIPSR2000/3000指令集结构(ISA)为基础，设计并实现了一个SWT结构的硬件原型系统，对以上技术的正确性和有效性进行了全面的综合验证，并对SWT结构中TLP开发的硬件开销进行了评估。3.期刊论文梁超.王进祥.张庆利.LIANGChao.WANGJin-xiang.ZHANGQing-li一种异构型的双核SOC平台-微处理机2008,29(3)从互连结构、存储空间分配、启动模式以及双核通信机制方面介绍了一种异构型双核SOC平台的体系结构.软硬件协同验证和FPGA原型验证表明系统功能正确,用SMIC0.18umCMOS工艺进行逻辑综合,并完成了门级功能及时序验证.4.学位论文李晓丽基于目录协议的Cache结构设计2008单芯片多处理器(CMP：Chipmulti—processors)是高性能微处理器结构设计的发展方向。片内多个处理器核共享cache可能会导致共享数据不一致的问题，为此提出了两种协议机制：监听协议(SnoopingCoherenceMechanism)和目录协议(DirectoryMechanism)。目录协议比监听协议具有更好的扩展性，但是存在目录存储开销大和访问目录造成延迟的问题。获得较低的目录存储开销和访问目录延迟是CMP系统结构中Cache设计的核心问题之一。提出了一种基于目录协议的Cache结构设计。数据共享是在CMP内多个核上并行执行程序的动态行为，基于程序执行的局部性，在一定时间内只存在有限的数据被共享，即给定时间内共享信息记录的数量是有限的，本设计的思想是：只为共享的有限个数据建立全映射目录而不是为所有数据都预留一个目录空间备用，该设计采用与二级Cache对应的片内高速小容量存储器来记录动态共享关系，MESI协议实现共享状态转换。为评价基于动态共享关系的Cache结构设计，在SESC模拟器上运行了四个基准测试程序以验证设计的有效性。结果表明，提出的Cache结构在降低目录存储开销的同时对系统性能有较好的性能提升，片内目录存储器组相联度对性能影响不大，集成处理器核数目增加时要求目录存储器容量增加。5.期刊论文赵新源.郭松柳.汪东升.ZHAOXin-yuan.GUOSong-liu.WANGDong-sheng单芯片多处理器结构功耗评估方法研究-计算机工程与设计2006,27(18)单芯片多处理器(CMP)结构已成为提高微处理器性能的重要途径,但国内外针对此结构的功耗评估与优化研究还较少见到,已有的研究多集中在软件级和编译级,目前还没有适用于该结构的功耗评估软件模拟器.为单芯片多处理器结构建立准确的功耗评估模型,将可给出该结构中各部件的功耗使用情况,进而可通过调整部件电压或优化部件结构达到减少整体功耗的目的;同时,此功耗评估模型也可作为高层功耗优化研究的测试平台,为系统级、软件级功耗优化研究提供支持.6.学位论文丁倩基于MV-03MCU的单芯片多处理器架构设计2007本文设计了一种基于MV-03MCUIP核的单芯片多处理器架构。针对复杂的机器视觉系统中，图像处理要运用到大量算法的特点，使用多个MCU并行执行不同任务，以数量的优势弥补MCU性能的不足，用低端微处理器执行高端机器视觉、图像处理等的工作，这是设计拥有自主知识产权的图像处理器的有效方法。本文设计的单芯片多处理器在单芯片上集成了一个主处理器和三个从处理器。主处理器面向实现整个系统的管理和控制，而无需知道某种具体专业算法的底层设计，从处理器响应主处理器的调度来执行这些任务算法。各个处理器之间的数据通过共享存储器交换。整个系统指令集与MCS-51系列兼容，从而避免了增加使用的复杂度，而处理运算能力和并行工作能力却都得到了大大的提高。本文的主要工作和创新点体现在：1)．提出并实现了基于MV-03MCUIP核的单芯片多处理器整体架构设计方案；2)．设计了一种运用于单芯片多处理器架构的片上总线结构，解决了多处理器之间的信息、命令和状态的互传问题；3)．提出了一种超级指令任务调用方法，结合单芯片多处理器硬件设计，在单芯片多处理器上实现了主从处理器之间的任务调度和并行工作；4)．提出了一种共享存储器及仲裁器的设计方案，实现多处理器之间的数据共享，减少数据传输工作，提高系统工作效率；5)．提出了一套针对单芯片多处理器架构的验证和测试方案，有效地完成了单芯片多处理器的设计验证。本文提出的单芯片多处理器的架构，方法独特，实现便捷，经仿真证明了其可行性。同时由于MV-03与MCS-51架构的MCU的兼容性，本文的设计思想、设计方法、运用的手段和工具，以及在验证过程中发现的问题和解决方法具有实际的借鉴意义和参考价值。为机器视觉系统的SoC实现提供了具有自主知识产权的SCMPIP核，具有很高的科学研究意义和广泛的市场应用价值。7.期刊论文陈建党.郭松柳.王海霞.汪东升.CHENJian-dang.GUOSong-liu.WANGHai-xia.WANGDong-sheng可交换数据Cache结构的CMP:EDCA-CMP-小型微型计算机系统2007,28(7)随着集成电路工艺技术的飞速发展,单芯片多处理器(Single-chipMultiprocessor,CMP)结构将是一种有效利用片上晶体管资源、提高系统性能的有效途径.CMP中各个内核通过共享同级存储装置共享数据,如共享一级Cache,共享二级Cache等.可交换数据Cache结构的CMP(ExchangeableDataCacheArchitecture,EDCA-CMP)通过交换一级数据Cache的内容共享数据Cache,降低对下级存储的访问延迟,提高数据Cache的命中率,获得较高的性能.8.学位论文刘颖基于MV-05MCU的单芯片多处理器架构设计2008本文设计了一种基于MV-05MCUIP核的单芯片多处理器架构。针对复杂的机器视觉系统中，图像处理要运用到大量算法和不同应用环境需要动态的调整硬件配置的的特点，使用多个MCU并行执行不同任务，以数量的优势弥补MCU性能的不足，并在XilinxVirtcx-4FPGA为硬件平台的基础上，动态的调节多MCU的互连结构，用低端微处理器执行高端机器视觉、图像处理等的工作，这是设计拥有自主知识产权的机器视觉应用方案。本文设计的可重构多处理器在单芯片上集成了四个结构完全相同的子处理器。整个单芯片多处理通过片上仲裁器判决，以中断的方式访问共享数据存储器，交换数据。整个系统指令集与MCS-51系列兼容，从而避免了增加使用的复杂度，而处理运算能力和并行工作能力却都得到了大大的提高。本文的主要工作和创新点体现在：1．提出并实现了基于MV-05MCUIP核的单芯片多处理器整体架构设计方案。2．提出了一种基于共享数据存储器中断仲裁器的共享数据存储器访问机制的设计方案，用于解决各子处理器之间数据交换中存在的竞争，实现多处理器之间的数据共享，提高系统工作效率。3．在SCMP架构设计的基础上在，提出了一种动态可重构的多核处理器的设计方案、环境配置、和设计实现，提高了硬件资源的利用率。4．提出了DPR-SCMP基于XilinxVirtex-4FPGA验证平台的设计方案；5)．提出了一套针对单芯片多处理器架构的验证和测试方案，有效地实现了单芯片多处理器的设计验证。本文提出的单芯片多处理器的架构及其动态可重构的方法，实现便捷，经仿真证明了其可行性。同时由于MV-05与MCS-51架构的MCU的兼容性，本文的设计思想、设计方法、运用的手段和工具，以及在验证过程中发现的问题和解决方法具有实际的借鉴意义和参考价值。为机器视觉系统的SoC实现提供了具有自主知识产权的SCMPIP核，具有很高的科学研究意义和广泛的市场应用价值。9.期刊论文王运生.WANGYun-sheng一种嵌入式系统中多处理器核的通信优化方法-电脑知识与技术2008,1(2)单芯片多处理器(CMP)结构已成为提高微处理器性能的重要途径.本文针对多处理器系统进行了研究.介绍了多处理器系统的概念、原理、特点