搜索
第12章半导体存储器（SemiconductorMemories）z分类（Classification）z结构（Architecture）z内核（Core）－存储单元和阵列z外围电路（Periphery）z可靠性（Reliability）2007年12月28日2007-12-282DigitalICAnalysis&Design—MemoriesRead-WriteRandomAccessNon-randomAccessSRAMDRAMFIFOLIFOShifterRegCAMEPROMEEPROMFLASHMask-ROMPROMNon-VolatileRead-WriteRead-Only分类方法：容量、功能、存取方式、存储机制等a)只读存储器（Read-Only，ROM），如MaskROMb)可读写存储器（Read-Write，RWM），如SRAM，DRAMc)非易失性可读写存储器（NonvolatileRead-Write，NVRWM），如EPROM，EEPROM，FLASH半导体存储器分类2007-12-283DigitalICAnalysis&Design—Memories时序定义读周期读出时间读出时间写周期写入时间数据写入数据有效读周期（Readcycle）：两次连续的读操作之间昀小的时间间隔写周期（Writecycle）：两次连续的写操作之间昀小的时间间隔读出时间（Readaccess）：读请求到输出数据有效的时间写入时间（Writeaccess）：写请求到数据写入到存储器的时间2007-12-284DigitalICAnalysis&Design—Memories存储器结构M位A0A1AK-1K=log2NWord0Word1Word2WordN-2WordN-1存储单元S0Input-Output(Mbits)用译码器减少外部输入选择信号K=log2NDecoder选择信号太多（N个字==N个选择信号）直接实现的NxM存储器结构Word0Word1Word2WordN-2WordN-1存储单元M位S0Input-Output(Mbits)S1S2SN-2SN-1N个字2007-12-285DigitalICAnalysis&Design—Memories阵列结构的存储器组织问题：1）纵向和横向尺寸相差太大，HEIGHTWIDTH2）速度慢RowDecoder…………AKAK+1AL-1Senseamplifiers/DriversColumnDecoderA0AK-1…Input-Output(M位)存储单元(Storagecell)位线(Bitline)字线(Wordline)选择合适的字M•2K放大信号摆幅2007-12-286DigitalICAnalysis&Design—Memories层次化存储器结构优点:1.块内连线较短2.块地址只使1个块处于有效状态=节省功耗GlobalAmplifier/DriverI/OBlock0Block1BlockP-1行地址列地址块地址GlobalDataBusBlockselector2007-12-287DigitalICAnalysis&Design—Memories举例：4M位SRAM方框图SubglobalrowdecoderGlobalrowdecoderSubglobalrowdecoderBlock30Block31128KArrayBlock0Block1ClockgeneratorCS,WEbufferI/ObufferY-addressbufferX-addressbufferx1/x4controllerZ-addressbufferX-addressbufferPredecoderandblockselectorBitlineloadTransfergateColumndecoderSenseamplifierandwritedriverLocalrowdecoder本地行译局部行译码器局部行译码器全局行译码器128Kb阵列块•32块，每块128Kb•每块内部分为1024行和128列•行、列和块地址分为10、7、5位宽码器[Hirose90]2007-12-288DigitalICAnalysis&Design—Memories只读存储器（ROM）单元WLBLWLBL1WLBLWLBLWLBL0VDDWLBLGNDDiodeROMMOSROM1MOSROM2MOS管提供输出驱动，增加面积（电源接触孔）字线位线不隔离，字线驱动器提供输出驱动2007-12-289DigitalICAnalysis&Design—MemoriesMOSORROMWL[0]VDDBL[0]WL[1]WL[2]WL[3]VbiasBL[1]下拉负载BL[2]BL[3]VDD“0100”BL[0:3]“1001”“0101”“0000”ROM中存放的数据？2007-12-2810DigitalICAnalysis&Design—MemoriesMOSNORROMROM中存放的数据？WL[0]GNDBL[0]WL[1]WL[2]WL[3]VDDBL[1]上拉器件BL[2]BL[3]GNDBL[0:3]“1011”“0110”“1010”“1111”伪NMOS或非门：VOL和tpLH的折中考虑，阵列内部牺牲噪声容限获取高性能2007-12-2811DigitalICAnalysis&Design—MemoriesMOSNORROMLayout用Active层编程单元(9.5λx7λ)GND‘1’字线PolysiliconMetal1DiffusionMetal1onDiffusion‘0’2007-12-2812DigitalICAnalysis&Design—MemoriesMOSNORROMLayout单元(11λx7λ)用Contact层编程PolysiliconMetal1DiffusionMetal1onDiffusionGND‘0’字线‘1’位线接触孔（contact）和GND占较大部分单元面积2007-12-2813DigitalICAnalysis&Design—MemoriesMOSNANDROMWL[0]WL[1]WL[2]WL[3]VDD上拉器件BL[3]BL[2]BL[1]BL[0]4×4NANDROM单元阵列•下拉链上的晶体管全部导通时才输出低电平•所有字线缺省值为高电平，选中时为低电平“0100”BL[0:3]“1001”“0101”“0000”ROM中存放的数据？2007-12-2814DigitalICAnalysis&Design—MemoriesMOSNANDROMLayout•优点：不需要到VDD或GND的接触孔，单元面积减少•缺点：与NORROM比，性能较差PolysiliconDiffusionMetal1onDiffusion单元(8λx7λ)用Metal1层编程字线‘1’‘0’2007-12-2815DigitalICAnalysis&Design—MemoriesMOSNANDROMLayout用注入层编程单元(5λx6λ)‘1’PolysiliconThreshold-alteringimplant‘0’Metal1onDiffusion调开启注入，使得相应的NMOS管成为耗尽管，即使WL为低电平，仍然导通单元面积更小，但额外增加一层掩膜版（Mask）2007-12-2816DigitalICAnalysis&Design—MemoriesNOR与NANDROM电压摆幅比较分别对8×8和512×512阵列，要求VOL≤1.5V，求PMOS管的(W/L)P。设(W/L)n=4/2对NOR结构：8×8和512×512阵列是一样的，VOL由PMOS与一个NMOS管分压决定。))(1](2)[()1](2)[()()(22DDOLpDSATpDSATpTpDDpOLnDSATnDSATnTnDDnnpVV/VVVV'kV/VVVV'kL/WL/W−+−−−−+−−=λλ用VOL=1.5V代入得到(W/L)p=2.62对NAND结构：8×8和512×512阵列不一样，VOL是行数(N)和存储值的函数。考虑昀坏情况：N个晶体管串联，等效为一个长度为N倍的晶体管。8×8阵列（N=8），(W/L)p=0.49512×512阵列（N=512），(W/L)p=0.00772007-12-2817DigitalICAnalysis&Design—MemoriesROM瞬态性能分析MOSNORROM等效瞬态模型VDDCbitrwordcwordWLBL1.字线寄生效应a)连线电容和栅电容b)连线电阻(polysilicon)2.位线寄生效应a)电阻影响不大(metal)b)漏和栅-漏电容crccrcrrVinVout分布RC网络2007-12-2818DigitalICAnalysis&Design—MemoriesROM瞬态性能分析MOSNANDROM的等效瞬态模型1.字线寄生效应a)与NORROM类似2.位线寄生效应a)电阻由晶体管级连决定b)源/漏电容及栅电容VDDCLrwordcwordcbitrbitWLBL字线延时主要来自多晶连线电阻，为了提高存储器性能，需要采取措施减少分布RC线延时2007-12-2819DigitalICAnalysis&Design—Memories减小字线延时多晶字线字线金属字线驱动器驱动器多晶字线字线K个单元金属线旁路1.字线两端驱动2.用金属连线旁路3.用硅化物代替多晶硅作为字线2007-12-2820DigitalICAnalysis&Design—Memories预充电MOSNORROMWL[0]GNDBL[0]WL[1]WL[2]WL[3]VDDBL[1]预充器件BL[2]BL[3]GNDpref•消除了静态功耗•解决了有比问题•复杂性不变•可独立控制上拉和下拉的速度：PMOS预充器件可以设计得比较大，但太大会使得时钟驱动变得困难NOR和NANDROM结构缺点：•有比逻辑：VOL取决于上拉器件和下拉器件的比•静态功耗：输出低电平时有静态功耗预充的4×4NORROM阵列2007-12-2821DigitalICAnalysis&Design—Memories非易失性存储器（Non-VolatileMemory）浮栅（Floatinggate）源衬底栅漏n+n+ptoxtox横截面电路符号GSD浮栅晶体管(FAMOS)编程实现：ROM：掩膜级编程NVRWM：电可改写VT的晶体管，改变的VT可长期保持擦除方式：EPROM（UV）EEPROM（电可擦除）2007-12-2822DigitalICAnalysis&Design—Memories浮栅晶体管的编程0V-5V0VDS编程电压去掉后，电荷保留在浮栅上5V-2.5V5VDS编程后导致开启电压VT升高20V10V5V20VDS雪崩注入电荷注入浮栅后，I-V曲线变化ID状态‘0’VGSVWL“ON”“OFF”状态‘1’∆VT2007-12-2823DigitalICAnalysis&Design—Memories浮栅隧道氧化（FLOTOX）EEPROM利用隧穿效应（tunneling）向浮栅注入电子或从浮栅移去电荷FLOTOX（floating-gatetunnelingoxide）晶体管Fowler-Nordheim隧道结I-V特性-10V10VIVGD浮栅源衬底p栅漏n+n+FLOTOX晶体管20–30nm10nm隧道氧化层2007-12-2824DigitalICAnalysis&Design—MemoriesEEPROM单元绝对的开启电压难以控制，未编程（擦除）状态的晶体管可能相当于耗尽管，不能关断Ö两管单元WLBLVDD存储管选择管面积较大：1）增加了选择管2）隧道氧化层需要额外面积工艺较复杂：制造非常薄（10nm以下）的高质量氧化层优点：1）灵活2）可靠性高2007-12-2825DigitalICAnalysis&