QuartusII开发流程

QuartusII开发流程QuartusII软件的工具及功能简介设计输入TextEditorBlock&SymbolEditorMegaWizardPlug-InManagerAssignmentEditorFloorplanEditor综合Analysis&SynthesisVHDL/VerilogHDL/AHDLDesignAssistant布局布线FitterAssignmentEditorFloorplanEditorChipEditor报告窗口增量布局布线时序分析TimingAnalyzer报告窗口仿真SimulatorWaveformEditor编程AssemblerProgrammer转换编程文件系统设计SOPCBuilderDSPBuilder软件开发SoftwareBuilder基于块的设计LogicLockEditorFloorplanEditorEDA界面EDANetlistWriter时序收敛TimingClosureFloorplanLogicLockEditor调试SignalTapIISignalProbeChipEditor工程更改管理ChipEditorResourcePropertyEditorChangeManagerQuartusII软件的用户界面标题栏工程工作区资源管理窗信息显示窗编译状态显示窗菜单栏工具栏可编程逻辑器件设计流程设计输入•硬件描述语言•原理图•波形图器件测试设计准备器件编程时序仿真功能仿真设计处理•逻辑综合•结构综合QuartusII基本开发流程建立工程NewProjectWizard设计输入HDLEditorBlock&SymbolEditorMegaWizardPlug-InManager设计编译CompilerAnalysisandSynthesisFitterAssemblerTimingAnalyzer器件编程Programmer器件测试SignalTapIISignalProbe功能及时序仿真SimulatorWaveformEditor建立工程任何一项设计都是一项工程，工程是QuartusII编译器的工作对象。工程目录下包括与工程有关的所有文件，如：设计文件、配置文件、仿真文件、报告文件等。建立新工程时，NewProjectWizard引导您完成以下设置：-为工程指定工作目录、工程名称及顶层设计实体的名称；-指定要在工程中使用的设计文件、其它源文件及用户库；-指定EDA工具；-指定目标器件(或让QuartusII软件自动选择器件)。File/NewProjectWizardCreateaProjectQuartusII基本开发流程建立工程NewProjectWizard设计输入HDLEditorBlock&SymbolEditorMegaWizardPlug-InManager设计编译CompilerAnalysisandSynthesisFitterAssemblerTimingAnalyzer器件编程Programmer器件测试SignalTapIISignalProbe功能及时序仿真SimulatorWaveformEditor设计输入设计输入可使用QuartusII的框图/原理图编辑器、文本编辑器、MegaWizardPlug-InManager等建立用户设计，QuartusII还支持第三方EDA工具生成的文件（如edif、hdl、vqm等）。框图/原理图编辑器在框图/原理图编辑器中，可以用块、原理图符号来描述设计。块代表设计实体以及相应的I/O端口信号，块与块之间用代表信号连接关系的管线来连接。框图/原理图编辑器常用于顶层设计。--------selectionandsmartdrawingtool--------texttool--------symboltool--------blocktool--------orthogonalnodetool--------orthogonalbustool--------orthogonalconduittool--------userubberbanding--------usepartiallineselection--------zoomtool--------fullscreen--------find--------fliphorizontal--------flipvertical--------rotateleft90--------rectangletool--------ovaltool--------linetool--------curvetoolBlock：代表设计实体及其I/O端口信号。BlockNameI/OPortsTableInstanceNameInputPinSymbolDFFSymbolMegafunctionSymbolConduitLineNodeLineBusLine创建块设计文件示例Step1:CreateaNewBlockDesignFileStep2:CreateaBlockStep3:EnteraPrimitiveSymbolStep4:EnteraMegafunctionSymbolStep5:EnterInput&OutputPinSymbolsandNamethePinsStep6:ConnectSymbols&BlocksCreateaNewBlockDesignFileCreateaBlockEnteraPrimitiveSymbolEnteraMegafunctionSymbolEnterInput&OutputPinSymbolsandNamethePinsDrawConduitLinesandViewConduitPropertiesDrawBusLinesDrawNodeLinesDrawLineswiththeSelectionandSmartDrawingToolMapSignalsbyNameMapSignalsExplicitly文本编辑器文本编辑器用于文本型设计输入，如：VerilogHDL、VHDL、AHDL及Tcl脚本语言。HDL语言设计方法是大型模块化设计工程中最常用的设计方法。其特点是易于使用自顶向下的设计方法、易于模块划分和复用、移植性强、通用性好、设计不因芯片工艺和结构的改变而变化、利于向ASIC移植。QuartusII的文本编辑器中带有HDL语法模板，方便设计输入。--------find--------replace--------findmatchingdelimator--------increaseindent--------decreaseindent--------setbookmark--------jumptobookmark--------deletebookmark--------insertpagebreak--------insertfile--------inserttemplate--------analyzecurrentfile--------showlinenumbers--------showcontinuationmarks(/)创建HDL设计文件示例CreateaNewHDLDesignFileCreateaNewVerilogDesignFileforaselectedblockCreateaNewVerilogDesignFileCreateaVerilogDesignFileforaSelectedBlockMegaWizardPlug-InManagerMegaWizardPlug-InManager可以帮助用户建立或修改包含自定义宏功能模块变量的设计文件，然后可以将其在用户自己的设计文件中进行例化。这些自定义宏功能模块变量基于Altera提供的宏功能模块，包括Megafunction/LPM、MegaCore和AMPP函数。使用MegaWizardPlug-InManager设计示例Step1:CreateaVerilogHDLVariationofaMegafunctionStep2:AddWizard-GeneratedFilestotheProjectCreateaVerilogHDLVariationofaMegafunctionAddWizard-GeneratedFilestotheProjectQuartusII基本开发流程建立工程NewProjectWizard设计输入HDLEditorBlock&SymbolEditorMegaWizardPlug-InManager设计编译CompilerAnalysisandSynthesisFitterAssemblerTimingAnalyzer器件编程Programmer器件测试SignalTapIISignalProbe功能及时序仿真SimulatorWaveformEditor设计编译TheCompilerisasetofhighly-automatedmodulesthattransformdesignfilesinaprojectintooutputfilesfordeviceprogrammingandsimulation.ThebasicCompilerconsistsoftheAnalysis&Synthesis,Fitter,Assembler,andTimingAnalyzermodules.设计编译示例SpecifyCompilerSettingsMakeAssignmentsCompiletheDesignViewtheCompilationReportSpecifyCompilerSettingsCompilersettingsallowyoutospecifythetargetdevicefamily,Analysis&Synthesisoptions,Fittersettingsfortiming-drivencompilation,andotheroptions.SpecifytheTargetDeviceSpecifyCompilationProcessSettingsSpecifyAnalysis&SynthesisSettingsSpecifyFitterSettingsCompilerSettingsWizardMakeAssignmentsAssignmentEditor是QuartusII中建立和编辑分配的图形界面，主要用于管脚分配、时序约束、逻辑分配。Analysis&ElaborationAssignaSignaltoaPinCompiletheDesignTheQuartusIICompilerconsistsofasetofindependentmodulesthatcheckthedesignforerrors,synthesizethelogic,fitthedesignintoanAlteradevice,andgenerateoutputfilesforsimulation,timinganalysis,softwarebuilding,anddeviceprogramming.StartaFullCompilationLocatetheSourceofaMessageViewtheCompilationReportTheFlowSummarysectionprovidesthefollowinginformationaboutthecompilation:Thefinalstatusofthecompilation.Thecurrentrevisionandtop-levelentitynames.Thecurrenttargetdevice.Thetimingrequirements,ifany.Thetotalnumberoflogiccells,pi