传输线理论在信号完整性问题中的应用

传输线理论在信号完整性问题中的应用摘要：不管是在系统中什么地方，隔离并排除信号完整性故障总是一项极具挑战性的任务信号完整性问题是目前高速数字设计领域最重要的问题之一。近年来的设计实践表明：大多数的电路板都或多或少的涉及到这个问题，电路板中的PCB走线可基本看作是一种特殊的无损传输线。故根据传输线的理论，可以分析、研究高速PCB板走线的信号特性，并找出解决信号完整性的方法。关键词：信号完整性；传输线；反射；端接；瞬态阻抗；特征阻抗一、引言：什么是传输线呢？任何2个有长度的导体就是传输线，如下图所示。对于传输线，要彻底忘记“地”的概念，所谓的地不过是信号的返回路径。所以传输线就是由信号路径和其返回路径构成的。信号在传输线上的传播速度到底是多少呢？假定传输线介质的介电常数为4。空气中信号的速度为3000，000km每秒，即30cm/nsec。那么在介质中的速度就为：实际上，在多层板中的PCB线条也是一种传输线，如图1所示，包括微带线和(对称)带状线。图中所示接地平面就是返回路径。实际的PCB中还有埋藏微带线和不对称带状线，应用较少。图1什么是信号的完整性？信号完整性（英语：Signalintegrity，SI）是对于电子信号质量的一系列度量标准。在数字电路中，一串二进制的信号流是通过电压（或电流）的波形来表示。然而，自然界的信号实际上都可以看做是模拟的，所有的信号都受噪音、扭曲和损失影响。在短距离、低比特率的情况里，一个简单的导体可以忠实地传输信号。而长距离、高比特率的信号如果通过导体，有多种效应可以降低信号的可信度，这样系统或设备将可能无法正常工作。信号完整性差不是由单一因素造成的，而是由板级设计中多种因素共同引起的。破坏信号完整性的原因包括反射、振铃、地弹、串扰等。随着信号工作频率的不断提高，信号完整性问题已经成为高速PCB工程师关注的焦点。其中高速PCB，就是PCB板上的元件时钟频率比较高，PCB板走的是高频信号，这时，在高频中电容不一定呈容性，电感也不一定呈感性。这类PCB的走线长度等需要特别设计和计算，还需要仿真，否则不能使用。二、电信号在传输线中的基本传输特性多长的走线才是传输线？这和信号的传播速度有关，在FR4板材上铜线条中信号速度为6in/ns。简单的说，只要信号在走线上的往返时间大于信号的上升时间，PCB上的走线就应当做传输线来处理。对于传输时间信号上升时间的线路，由于对信号的影响微乎其微，所以在此不做讨论。假设有一段60英寸长的PCB走线，如图1所示，返回路径是PCB板内层靠近信号线的地平面，信号线和地平面间在远端开路。在这段走线上加一个上升时间为1ns的信号，在最初的1ns时间，信号在线条上还是走了6英寸。传输线令人迷惑的阻抗，阻抗是什么？和电阻有什么不同？为什么经常会说50欧姆阻抗，75欧姆阻抗的概念？初学者可能会被这一系列问题困扰。电阻是直流特性，不考虑电感和电容效应。而在交流信号的时候则需要考虑电感和电容，阻抗也一般就是指交流阻抗。那什么是特征阻抗呢(CharacteristicImpedance)？因为在信号线条和返回地平面间存在寄生电容，如下图所示。当信号向前传播过程中，A点处电压不断不变化，对于寄生电容来说，变化的电压意味着产生电流，方向如图中虚线所示。因此信号感受到的阻抗就是电容呈现出来的阻抗，寄生电容构成了电流回流的路径。信号在向前传播所经过的每一点都会感受到一个阻抗，这个阻抗是变化的电压施加到寄生电容上产生的，通常叫做传输线的瞬态阻抗。每个单元传输的时间Δt=Δx/VZ=电压/通过电流C=CL*Δx（CL=单位长度电容）ΔQ=C*VI=ΔQ/Δt=(v*CL*Δx*V)/Δx=v*CL*V最终的出：Z=V/I=V/V*CL*V=1/v*CL瞬时阻抗的特点是：和电容成反比看上去像电阻只和自身内在的特性有关和长度无关特征阻抗是均匀传输线的瞬时阻抗，具有瞬时阻抗的所有特点。所谓的均匀传输线，诸如PCB上的微带线，和同轴电缆等等。特征阻抗Z0=1/(V*CL)综上我们可知：一般信号在FR4板材中的传播速度大约是6in/ns。取传输线的长度足够长，假定提供的电压为1V，在0时刻从信号路径的源端开始向远处传输，在常见的PCB中，信号路径一般是导线，返回路径是完整的地平面。1ns后，因为信号没有足够的时间传到远处，所以导线远处的电压仍然为零，在导线上，第1个6in内的信号电压为1V，其他地方都为0。在1ns的时刻来观察导线上的电荷分布。在0～6in之间的信号路径和返回路径之间有1V的电压差，这两条路径之间必有电容的存在，信号路径带一定的正电荷，返回路径带相应的负电荷，在下一ns的时候，信号又向右传播了6in，在2ns的时刻观察这两个路径，这个时候，下一个6in的路径上面又带上了相应的电荷。从这个分析可以看出，信号向信号路径和返回路径之间的电容充电，每个ns使6in长的这段路径间的电容充上1V的电压，维持这个电压所需要的电荷显然来自电源。这个电容的电压与充电电流的比值就是这段传输线的瞬态阻抗即Z=V/I。而I=±Q/±t，Q即为从电源得到的电量，t为时间。Q=C×V，C为传输线的电容，设传输线单位长度电容为CL，长度为L，信号传输速度为v，那么C=CL×L=CL×v×t，综合这些描述，Z=V/I=V/(±Q/±t)=V/(±C×V/±t)=V/(±CL×v×t×V/±t)=1/(CL×v)。可见，瞬态阻抗跟传输线在该点的单位长度电容和信号传输速度有关。如果传输线上每一点的瞬态阻抗都一样，那么该传输线就是阻抗可控的传输线，该阻抗称为该传输线的特征阻抗。阻抗可控的传输线上信号的传播速度是恒定的，而且每段路径之间电容也是恒定的，那么每段时间流入路径的电荷都相等，即路径上充电电流是恒定的。三、信号完整性分析：信号完整性（英语：Signalintegrity，SI）在现代电子设计领域中的重要性已然是越来越明显地体现出来，但是对于“何时应该考虑信号完整性”，答案也是各种各样。基本上为以下几种：1。凡是频率大于50MHZ的信号(也有说30MHz)，就是高速信号2。当信号上升沿(或者下降沿)时间小于50ps时，就认为是高速信号3。当信号所在的传输路径长度大于1/6倍传输信号波长时，就认为是高速信号4。当信号沿着传输路径传输，发生了严重的趋附效应时，被认为是高速信号说到所有的信号完整性问题可以分为四类：1。SingleTraceSignalIntegrity：单根传输线的信号完整性问题在信号路径或返回路径上由于阻抗突变而引起的反射与失真。使信号感受到阻抗变化的情况。例如振铃问题就是由于信号传输过程中感受到阻抗的变化，发生的信号反射，以及损耗2。Crosstalk：相邻传输线之间的信号串扰问题产生串扰的原因：正是网络间的容性耦合和感性耦合，给有害噪声从一个网络到达另一个网络提供了路径3。PIRelated：与电源和地分布相关的问题(地弹和轨道塌陷)---电感引起当通过电源和地路径的电流发生变化时，在电源路径和地路径间的阻抗上将产生一个压降。这个压降就意味着供给芯片的电压减小了，可以看做是电源与地间的电压减小或塌陷。这就是要在芯片电源旁加个电容原因。4。EMI：电磁干扰和污染问题两种最常见的电磁干扰源：1。差分信号转换成共模信号，最终在外部的双绞电缆线上输出；2。电路板上的地弹在外部单端屏蔽线上产生共模电流。反射现象信号沿传输线向前传播时，每时每刻都会感受到一个瞬态阻抗，这个阻抗可能是传输线本身的，也可能是中途或末端其他元件的。对于信号来说，它不会区分到底是什么，信号所感受到的只有阻抗。如果信号感受到的阻抗是恒定的，那么他就会正常向前传播，只要感受到的阻抗发生变化，不论是什么引起的（可能是中途遇到的电阻，电容，电感，过孔，转角，接插件），信号都会发生反射。那么有多少被反射回传输线的起点？衡量信号反射量的重要指标是反射系数，表示反射电压和原传输信号电压的比值。反射系数定义为：其中Z1为变化前的阻抗，Z2为变化后的阻抗。假设线条的特性阻抗为50欧姆，传输过程中遇到一个100欧姆的贴片电阻，暂时不考虑寄生电容电感的影响，把电阻看成理想的纯电阻，那么反射系数为：信号有1/3被反射回源端。如果传输信号的电压是3.3V电压，反射电压就是1.1V著名的传输线反射公式研究当传输线阻抗变化时信号的传输特性。如图2所示。图2分界面左边区域传输线瞬态阻抗Z1，右边区域瞬态阻抗Z2，信号从左向右传输，入射信号电压Vinc，电流Iinc。穿过分界面时部分信号将向左反射，反射电压电流分别为Vrefl和Irefl，部分信号继续向前传播，电压和电流分别是Vtrans和Itrans。分界面左右两侧电压和电流都应该相等。左侧的反射电压Vrefl叠加在Vinc上面等于右侧的继续传输的电压Vtrans，即Vrefl+Vinc=Vtrans。而电流则要考虑方向，反射电流是向左的，所以Iinc-Irefl=Itrans。另外将Iinc=Vinc/Z1，Irefl=Vrefl/Z1，Itrans=Vtrans/Z2，带入电流的表达式，与电压的表达式联立，最后可以得到传输线反射公式：ρ=VreflVinc=Z2-Z1Z2+Z1，其中ρ称为反射系数。由传输线反射公式可以得到Vtrans=(1+ρ)Vinc，有时也将(1+ρ)这个系数称为传输系数。很明显，当Z1，Z2不等时，Vtrans和Vinc也不等，信号发生了畸变。所以为了达到最佳的信号质量，内部连接的设计目标是在信号传递的过程中尽量保持阻抗的稳定，首先必须保证传输线特征阻抗的稳定。用格形图求解传输线不匹配时的多次反射在实际设计中很少能完全满足特征阻抗完全一致的条件。常见一般ECL电路输出阻抗Zs约为10Ω，现代工艺的TTL和CMOS输出阻抗在输出为高电平和低电平时略有不同，在20Ω左右，输入阻抗Zt则可达数百k，几乎可看作断路，而工业上常用的FR4板材的PCB板表层走线特征阻抗Z0常设计在50Ω。当信号传输到传输线终端处，将大部分信号反射回源端；由于驱动器的输出阻抗与传输线的阻抗不匹配，信号到达源端时将再次发生反射，部分信号再次向终端反射；因此信号将在源端和终端之间不断反射，最终，信号衰减达到一个基本稳定的状态。由此可见，当阻抗匹配性越差，传输线长度越长，反射会花费越多的时间才能稳定下来。有一种称为格形图的技术可以计算较为简单的拓朴结构的多次发射情况下的信号波形。如图3所示，左线代表传输线的信号源点，右代表负载点。这两条竖线之间的斜线代表信号在这两点间不断反射。由上而下表示时间的增加，信号从源端传输到终端耗时为Nps。从0～2Nps内，源端电压为A，2N～4Nps内，源端电压为B；N～3Nps内终端电压为A′，3N～5Nps内终端电压为B′。A为初始电压，其值为Vs*（Zs/Zo+Zs），，A=a；电压A′就是电压a+反射电压b，b=a3ρload；电压B是入射电压a、由负载端反射回源端的信号b和由信号b再次从源端反射回负载端的信号c的总和，c=b3ρload。如此类推，经过多次发射，传输线上源端和终端的信号将驱近于一个稳态电压，该电压值为Vs*（Zt/Zo+Zt）。以CMOS器件为例，当Zs=25Ω，Zt=50Ω时，ρsource=(25-50)/(25+50)=-0。33333，而因为Zt远大于60Ω，所以ρload=1。当Vs归一化为1V时，由格形图计算得到的终端的波形图如图5所示，图中设N=5。图3信号完整性问题的十个基本原则1．提高高速产品设计效率的关键是：充分利用分析工具来实现准确的性能预测：使用测量手段来验证设计过程、降低风险、提高设计工具的可信度。2．将问题实质与表面现象剥离开来的唯一可行的途径就是采用经验法则、解析近似、数值仿真技术或者测量工具来获得数据，这是工程实践的本质要素。3．任何一段互连线，不论线长和形状如何，也不论信号的上升时间如何，都是由一个信号路径和返回路径构成的传输线。一个信号在沿着互连线前进的每一步中，都会感受到一个瞬态阻抗。如果瞬态阻抗为常数，就像传输线具有均匀的横截