搜索
第三章存储器扩展微机原理与接口技术§3.1半导体存储器的基本知识一、半导体存储器的基本结构由若干个位存储单元按照阵列的形式组织而成，一个位单元存储一位二进制信息。用来存放CPU访问存储单元的地址，经译码驱动后指向相应的存储单元。地址锁存器用于在地址译码期间保持地址的稳定。对输入的地址信息进行翻译并产生相应的控制信号，并经驱动电路选定相应的存储单元。根据外部控制信号确定芯片是否被选中工作，并控制进行输入或输出操作。由读出放大器、输出数据传送门/缓冲器、输入数据控制门/缓冲器以及写入电路等组成，控制对所选中的单元进行信息的读写操作。二、半导体存储器的主要性能指标1、存储容量指存储器可以容纳的二进制信息量，它与存储器的字长和地址编码长度直接相关。2、存取速度（1）存取时间TA（AccessTime）指从CPU给出有效的存储地址启动一次存储器读/写操作开始，到操作完成所经历的时间。（2）存取周期TMC（MemoryCycle）指连续两次存储器读/写操作之间所需的最小时间间隔。3、可靠性用MTBF（MeanTimeBetweenFailures），即平均故障间隔时间来衡量。三、常用半导体存储器芯片简介1、SRAM芯片2、DRAM芯片3、EPROM芯片4、EEPROM芯片5、FlashMemory芯片§3.2存储容量扩展的基本方式目的：mk×n位/片MK×N位扩展位数扩充，增加存储字长。M=m，N/n=所需芯片数。一、位扩展二、字扩展增加存储字数，即存储单元数。N=n，M/m=所需要片数。三、字/位同时扩展M/m×N/n=所需芯片数。WEA8A9A0...D7D0…A11A10CS0CS1CS2CS3片选译码……………………1K×41K×41K×41K×41K×41K×41K×41K×4§3.3内存芯片与系统总线的连接系统数据总线为8位，则需一组8位存储器；系统数据总线为16位，则需两组8位存储器；系统数据总线为32位，则需四组8位存储器；系统数据总线为64位，则需八组8位存储器。1、数据线的连接2、地址线的连接片外地址：经地址译码器译码后的输出，作为存储器芯片的片选信号。片内地址：直接与所要访问的存储器芯片的地址引脚相连，用来直接选中该芯片中的一个存储单元。就是用CPU的存储器读、写信号与存储器芯片的控制信号线连接，以实现对存储器正确的读写操作。3、控制线的连接CEWERDD0~D7A0~AiCEWERDD0~D7A0~AiCEWERDD0~D7A0~AiDB地址译码片外地址片内地址MEMRMEMW8086CPU通过低8位数据总线访问偶地址存储单元或I/O口；通过高8位数据总线访问奇地址存储单元或I/O口。奇地址存储体（512KB）SELA0~A18D0~D7偶地址存储体（512KB）SELA0~A18D0~D7§3.48086的存储器组织8086有20条地址线，最大寻址空间为1MB。一、存储系统的构建D8~D15D0~D7A1~A19A0BHEA0=0，选择偶地址存储体；A0=1，不选择偶地址存储体；BHE=0，选择奇地址存储体；BHE=1，不选择奇地址存储体；奇地址存储体（512KB）SELA0~A18D0~D7偶地址存储体（512KB）SELA0~A18D0~D7D8~D15D0~D7A1~A19A0BHEBHE所用数据线操作形式A0D0~D701D0~D1500从偶地址单元开始读/写一个字（两个字节）从偶地址单元读/写一个字节D8~D1510从奇地址单元读/写一个字节从奇地址单元开始读/写一个字（两个字节）D8~D15从奇地址单元读/写一个字节10D0~D7从偶地址单元读/写一个字节01从偶地址单元开始读/写一个字，需要一个总线周期；从奇地址单元开始读/写一个字，需要两个总线周期。二、存储器的管理（1）分段管理①将1MB内存空间分为若干段，每段最大可为64KB。②每个段起始地址（段的基址）存放在段寄存器中，CS、DS、SS、ES。③段与段之间可以是连续的、断开的、部分重叠或全部重叠的。②逻辑地址：程序设计是采用的地址，包括段地址和偏移量（均为16位）（2）实际地址的形成①实际地址：物理地址，即存储单元的真正地址，20位。实际地址=段的基址左移4位（乘16）+偏移量访问存储器的类型不同，逻辑地址的来源也不相同CS——取指令IPSS——SP堆栈操作DSCS、ES、SSEA访问数据单元DSES字符串（源）字符串（目的）CS、ES、SSSIDI——可替换的段地址隐含的段地址访存类型偏移量（3）分段管理的意义①减少指令长度，缩短指令执行时间。②便于程序浮动装配。一、8位存储器系统扩展§3.5存储器扩展应用举例例：由两片27256EPROM和两片62256SRAM构成的一个8位存储器系统存储芯片A19A18A17A16A15A14~A0地址范围27256（1）100000000…00~1111…1180000H~87FFFH27256（2）100010000…00~1111…1188000H~8FFFFH62256（1）100100000…00~1111…1190000H~97FFFH62256（2）100110000…00~1111…1198000H~9FFFFH二、16位存储器系统扩展例：由两片2764EPROM和两片6264SRAM构成的一个16位存储器系统存储芯片A19A18A17A16A15A14A13~A1A0地址范围奇/偶6264（1）1001100000…00~1111…111098000H~9BFFEH偶6264（2）1001100000…00~1111…110198001H~9BFFFH奇2764（1）1001110000…00~1111…11109C000H~9FFFEH偶2764（2）1001110000…00~1111…11019C001H~9FFFFH奇BHE三、32位存储器系统四、64位存储器系统