多功能数字钟电路设计(精)

1多功能数字钟电路设计学习要求掌握数字电路系统的设计方法、装调技术及数字钟的功能扩展电路的设计2一、数字钟的功能要求基本功能准确计时，以数字形式显示时、分、秒的时间小时的计时要求为“12翻1”，分和秒的计时要求为60进位校正时间扩展功能定时控制仿广播电台正点报时报整点时数触摸报整点时数3二、数字钟电路系统的组成框图主体电路扩展电路时显示器时译码器时计数器分显示器分译码器分计数器校时电路振荡器分频器秒显示器秒译码器秒计数器定时控制仿电台报时报整点时数触摸整点报时1s数字钟电路系统由主体电路和扩展电路两大部分所组成振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲秒计数器计满60后向分计数器进位分计数器计满60后向小时计数器进位小时计数器按照“12翻1”规律计数计数器的输出经译码器送显示器计时出现误差时可以用校时电路进行校时、校分、校秒扩展电路必须在主体电路正常运行的情况下才能进行功能扩展4三、主体电路的设计与装调主体电路是由功能部件或单元电路组成的。在设计这些电路或选择部件时，尽量选用同类型的器件，如所有功能部件都采用TTL集成电路或都采用CMOS集成电路。整个系统所用的器件种类应尽可能少。下面介绍各功能部件与单元电路的设计。51.振荡器的设计振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。11voRF22MJT32768HzR150kC220pFC13/22pF如图所示为电子手表集成电路（如5C702）中的晶体振荡器电路，常取晶振的频率为32768Hz，因其内部有15级2分频集成电路，所以输出端正好可得到1Hz的标准脉冲61.振荡器的设计C20.01FC10.1FR25.1kRP10kR12k＋5V84157625553vo1ms如果精度要求不高也可以采用第二章介绍的由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器。这里设振荡频率fo=103Hz72.分频器的设计分频器的功能主要有两个产生标准秒脉冲信号提供功能扩展电路所需要的信号，如仿电台报时用的1kHz的高音频信号和500Hz的低音频信号等选用3片中规模集成电路计数器74LS90可以完成上述功能因每片为1/10分频，3片级联则可获得所需要的频率信号即第1片的Q0端输出频率为500Hz，第2片的Q3端输出为10Hz，第3片的Q3端输出为1Hz83.时分秒计数器的设计分和秒计数器都是模M=60的计数器其计数规律为00—01—…—58—59—00…选74LS92作十位计数器，74LS90作个位计数器，再将它们级联组成模数M=60的计数器时计数器是一个“12翻1”的特殊进制计数器即当数字钟运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律选用74LS191和74LS74，其电路见本章第三节94.校时电路的设计当数字钟接通电源或者计时出现误差时，需要校正时间（或称校时）校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能为使电路简单，这里只进行分和小时的校时对校时电路的要求是在小时校正时不影响分和秒的正常计数在分校正时不影响秒和小时的正常计数校时方式有“快校时”和“慢校时”两种“快校时”是，通过开关控制，使计数器对1Hz的校时脉冲计数“慢校时”是用手动产生单脉冲作校时脉冲3.3k&至时个位计数器&至分个位计数器&&&&11分十位进位脉冲秒十位进位脉冲3.3kC20.01FC10.01FS2S1校时脉冲＋5VS1为校“分”用的控制开关S2为校“时”用的控制开关校时脉冲采用分频器输出的1Hz脉冲当S1或S2分别为“0”时可进行“快校时”如果校时脉冲由单次脉冲产生器（见第二章第四、五节）提供，则可以进行“慢校时”需要注意的是，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，接电容C1、C2可以缓解抖动。必要时还应将其改为去抖动开关电路（见第二章第三节）105.主体电路的装调3.3k&&&11分十位进位脉冲秒十位进位脉冲3.3k0.01FS2S1校时脉冲＋5V&&&0.01F1Hz0.01F0.1F5.1k10k2k841576255531kHz500Hz＋5V1211Q0Q374LS90(1)14126CPACPBR0(1)R9(1)Q0Q374LS90(2)CPACPBR0(1)R9(1)Q0Q374LS90(3)CPACPBR0(1)R9(1)10Hz74LS48(6)A3A2A1A0621774LS48(5)A3A2A1A074LS48(4)A3A2A1A074LS48(3)A3A2A1A074LS48(2)A3A2A1A074LS48(1)A3A2A1A0Q3Q2Q1Q074LS90(4)CPACPBR0(1)R9(1)74LS92(1)CPACPBR0(1)74LS90(5)CPACPBR0(1)R9(1)74LS92(2)CPACPBR0(1)Q3Q2Q1Q0Q3Q2Q1Q0Q3Q2Q1Q074LS191Q3Q2Q1Q0LDU/D11&&&7623D3D2D1D0GCP52313.3k＋5V1Q1D1Q1CP119101511441Hz74LS74ga38ga38ga38ga38ga38ga38BS202651RD9111291149由数字钟系统组成框图按照信号的流向分级安装，逐级级联，这里的每一级是指组成数字钟的各功能电路级联时如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑混乱，可以增加多级逻辑门来延时如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端VCC加退耦滤波电容。通常用几十微法的大电容与0.01F的小电容相并联经过联调并纠正设计方案中的错误和不足之处后，再测试电路的逻辑功能是否满足设计要求。最后画出满足设计要求的总体逻辑电路图，如图所示如果因实验器材有限，则其中秒计数器的个位和时计数器的十位可以采用发光二极管指示，因而可以省去2片译码器和2片数码显示器除了振荡和译码显示部分外，其它各功能都可以用GAL16V8来实现。11四、功能扩展电路的设计定时控制电路的设计仿广播电台正点报时电路的设计报整点时数电路的设计触摸报整点时数电路的设计定时控制电路的设计仿广播电台正点报时电路的设计报整点时数电路的设计触摸报整点时数电路的设计121.定时控制电路的设计数字钟在指定的时刻发出信号，或驱动音响电路“闹时”；或对某装置的电源进行接通或断开“控制”。不管是闹时还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。例要求上午7时59分发出闹时信号，持续时间为1分钟。解7时59分对应数字钟的时个位计数器的状态为(Q3Q2Q1Q0)H1=0111，分十位计数器的状态为(Q3Q2Q1Q0)M2=0101，分个位计数器的状态为(Q3Q2Q1Q0)M1=1001。若将上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路，可以使音响电路正好在7点59分响，持续1分钟后（即8点时）停响。131.定时控制电路的设计M)Q(Q)Q(Q)QQ(QZM103M202H1012所以闹时控制信号Z的表达式为式中，M为上午的信号输出，要求M=1如果用与非门实现上式所表示的逻辑功能，则可以将Z进行布尔代数变换，即M103M202H1012)Q(Q)Q(QM)QQ(QZ3.3k&＋5VRL&&&Q0Q1Q2M时个位Q0Q2分十位Q0Q3分个位74LS2074LS03Z1kHz74LS00&&1k223DG130＋5V8音响电路实现上式的逻辑电路如图所示，其中74LS20为4输入二与非门，74LS03为集电极开路（OC门）的2输入四与非门因OC门的输出端可以进行“线与”，使用时在它们的输出端与电源+5V端之间应接一电阻RL，RL的值可由式(2-3-8)、(2-3-9)计算，取RL=3.3k。如果控制1kHz高音和驱动音响电路的两级与非门也采用OC门，则RL的值应重新计算由图可见上午7点59分时,音响电路的晶体管导通,则扬声器发出1kHz的声音。持续1分钟到8点整晶体管因输入端为“0”而截止,电路停闹。142.仿广播电台正点报时电路的设计仿广播电台正点报时电路的功能要求是：每当数字钟计时快要到正点时发出声响;通常按照4低音1高音的顺序发出间断声响;以最后一声高音结束的时刻为正点时刻。表5.5.2秒个位计数器的状态CP(秒)Q3S1Q2S1Q1S1Q0S1功能500000510001鸣低音520010停530011鸣低音540100停550101鸣低音560110停570111鸣低音581000停591001鸣高音000000停设4声低音（约500Hz）分别发生在59分51秒、53秒、55秒及57秒，最后一声高音（约1kHz）发生在59分59秒，它们的持续时间均为1秒。由表可得“0”时，500Hz输入音响“1”时，1kHz输入音响Q3S1=152.仿广播电台正点报时电路的设计1&&&Q0Q2分十位Q0Q3分个位11kHz11音响电路Q0Q2秒十位秒个位Q0&&&秒个位Q3500Hz只有当分十位的Q2M2Q0M2=11分个位的Q3M1Q0M1=11秒十位的Q2S2Q0S2=11秒个位的Q0S1=1时音响电路才能工作这里采用的都是TTL与非门，如果用其它器件，则报时电路还会简单一些。163.报整点时数电路的设计报整点时数电路的功能是：每当数字钟计时到整点时发出音响，且几点响几声。实现这一功能的电路主要由以下几部分组成：减法计数器完成几点响几声的功能。即从小时计数器的整点开始进行减法计数，直到零为止。编码器将小时计数器的5个输出端Q4、Q3、Q2、Q1、Q0按照“12翻1”的编码要求转换为减法计数器的4个输入端D3、D2、D1、D0所需的BCD码。逻辑控制电路控制减法计数器的清“0”与置数。控制音响电路的输入信号。173.报整点时数电路--减法计数器减法计数器选用74LS191，各控制端的作用如下:LD为置数端。当LD=0时将小时计数器的输出经数据输入端D0D1D2D3的数据置入。RC为溢出负脉冲输出端。当减计数到“0”时，RC输出一个负脉冲。/DU为加/减控制器。/DU=1时减法计数。CPA为减法计数脉冲，兼作音响电路的控制脉冲。183.报整点时数电路--编码器分进位脉冲小时计数器输出减法计数器输入CPQ4Q3Q2Q1Q0D3D2D1D0100001000120001000103000110011400100010050010101016001100110700111011180100010009010011001101000010101110001101112100101100编码器是由与非门实现的组合逻辑电路，其输出端的逻辑表达式由5变量的卡诺图可得：D1的逻辑表达式1414141QQQQQQD41141QQQQD如果用与非门实现上式，则1421422QQQQQQDD2的逻辑表达式00QD43433QQQQDD0、D3的逻辑表达式分别为193.报整点时数电路--逻辑控制电路CP编码器Q4Q3Q2Q1Q0LDU/D11CPA&&1113GD0D1D2D35321Q1D1Q1CP815191014574LS741G261RDS1kHzG31G4G51G6音响电路1G1Q2分十位时计数器74LS191RCCP01Hz＋5VM2LDCP分十位减计数RCN0Q2M2逻辑控制电路由D触发器74LS74与多级与非门组成接通电源后按触发开关S，使D触发器清“0”，即1Q=0。该清“0”脉冲有两个作用其一，使74LS191的置数端，即将此时对应的小时计数器输出的整点时数置入74LS191