南邮 微机原理(微型计算机与接口技术)第3章2010修改

第3章存储器及其组成设计在现代计算机中,存储器处于全机中心地位3.1概述存储器运算器控制器输入输出复习：存储器各个概念之间的关系单元地址00…0000…01........XX…XX存储单元存储元存储体1.存储容量（MemoryCapacity）存储容量指存储器可以存储的二进制信息量。存储容量=字数×字长如：一个存储器能存储1024个字，字长8位，则存储器容量可用1024×8表示微机中的存储器一般都是以字节（8位）进行编址，即总是认为一个字节是“基本”的字长。常用B表示存储单元数一般用K、M、G、T表示1K=10241M=1024K=1024*10241G=1024M1T=1024G10000101一.计算机系统存储器的主要性能指标2.存取时间（MemoryAccessTime）定义为访问一次存储器（对指定单元写入或读出）所需要的时间，一般用ns表示，如55ns/65ns/120ns等。3．功耗工作电流和待机电流4．工作电压5V、3.3V、1.8V5.工作温度商用级（0°~+70°C）、工业级（-40°C~+85°C）、军用级（-55°C~+125°C）二.存储器分类:1.按存储介质分半导体存储器：用半导体器件组成的存储器。磁表面存储器：用磁性材料做成的存储器。2.按存储方式分随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关。顺序存储器：只能按某种顺序来存取，存取时间和存储单元的物理位置有关。3.按存储器的读写功能分只读存储器(ROM)：存储的内容是固定不变的，只能读出而不能写入的半导体存储器。随机读写存储器(RAM)：既能读出又能写入的半导体存储器。4.按信息的可保存性分非永久记忆的存储器：断电后信息即消失的存储器。永久记忆性存储器：断电后仍能保存信息的存储器。5.按在计算机系统中的作用分根据存储器在计算机系统中所起的作用，可分为:主存储器、辅助存储器、高速缓冲存储器、控制存储器等。半导体存储器只读存储器ROM随机读写存储器RAM掩膜ROM可编程ROM（PROM）可擦除ROM（EPPROM）电擦除ROM（E2PROM）静态RAM（SRAM）动态RAM（DRAM）半导体存储器内存条:由于动态RAM集成度高，价格较便宜，在微机系统中使用的动态RAM组装在一个条状的印刷板上。系统配有动态RAM刷新控制电路，不断对所存信息进行“再生”。1.RAM：随机存储器,是“内存”的重要组成部分，CPU执行指令可对其进行“读”、“写”操作。静态RAM：集成度低，信息稳定，读写速度快。动态RAM：集成度高，容量大，缺点是信息存储不稳定，只能保持几个毫秒，为此要不断进行“信息再生”，即进行“刷新”操作。SRAM内存条2.ROM:只读存储器，所存信息只能读出,不能写入。缺点不能重写只能一次性改写只读存储器掩模式(ROM)一次编程(PROM)多次编程(EPROM)(EEPRPM)定义数据在芯片制造过程中就确定用户可自行改变产品中某些存储元可以用紫外光照射或电擦除原来的数据，然后再重新写入新的数据优点可靠性和集成度高，价格便宜可以根据用户需要编程可以多次改写ROM中的内容快闪存储器FlashmemoryEPROM4.高速缓冲存储器Cache:Cache位于CPU与主存储器之间，由高速静态RAM组成。容量较小，为提高整机的运行速度而设置,应用程序不能访问Cache，CPU内部也有Cache。3.ROM/EPROM在微机系统中的应用:存放“基本输入/输出系统程序”(简称BIOS)。BIOS是计算机最底层的系统管理程序,操作系统和用户程序均可调用。5.快闪存储器什么是快闪存储器？FlashMemory快闪存储器是一种高密度、非易失性的读/写半导体存储器，它突破了传统的存储器体系，改善了现有存储器的特性。特点：(1)固有的非易失性(2)廉价的高密度(3)可直接执行(4)固态性能快闪存储器的工作原理电擦除和重新编程能力快闪存储器是在EPROM功能基础上增加了电路的电擦除和重新编程能力。一次能擦除一个扇区，而不是一个字节一个字节的擦除。典型扇区的大小是256B~16KB范围。快闪存储器使用标准电压擦写和编程，允许芯片在线编程（可随时升级）。•采用并行操作方式---双端口存储器(1)芯片技术研究开发高性能芯片技术，如：DRAMSDRAM(同步动态RAM）DDRSDRAM（双倍数据速率同步动态RAM）RambusDRAM。6.高速存储器•采用并行主存储器,提高读出并行性---多模块交叉存储器•主存储器采用更高速的技术来缩短存储器的读出时间---相联存储器(2)结构技术由于CPU和主存储器在速度上不匹配，限制了高速计算。为了使CPU不至因为等待存储器读写操作的完成而无事可做，可以采取一些加速CPU和存储器之间有效传输的特殊措施。1.存储体•一个基本存储电路只能存储一个二进制位。•将基本的存储电路有规则地组织起来，就是存储体。•存储体又有不同的组织形式，体现在每种有不同的数据宽度。例：16K×1位的存储体，每次存储器访问可获得1位数据项，如：8118芯片1K×4位的存储体，每次存储器访问可获得4位数据项，如：2114芯片32K×8位的存储体，每次存储器访问可获得8位数据项，如：62256芯片2.外围电路为了区别不同的存储单元，每个单元给予不同的地址，CPU通过地址来访问存储单元。——于是电路中要有地址译码器、I/O电路、片选控制端CS、数据缓冲器等外围电路三.存储器（芯片）结构故：存储器（芯片）=存储体+外围电路存储器内部框图存储体列地址译码地址输入缓冲行地址译码控制逻辑数据缓冲A0An/WE/OE/CSI/O1I/Ox3.地址译码单译码方式——适用于小容量存储器中，只有一个译码器。双译码方式——地址译码器分成两个，可减少选择线的数目。例：1024×1的存储器4.驱动器双译码结构中，在译码器输出后加驱动器，驱动挂在各条X方向选择线上的所有存储元电路。5.I/O电路处于数据总线和被选用的单元之间，控制被选中的单元读出或写入，放6.片选在地址选择时，首先要选片,只有当片选信号有效时，此片所连的地址线才有效。7.输出驱动电路为了扩展存储器的容量，常需要将几个芯片的数据线并联使用；另外存储器的读出数据或写入数据都放在双向的数据总线上。这就用到三态输出缓冲器。8.一个实际的静态RAM的例子——Intel2114存储器芯片1024*4的存储器——4096个基本存储单元，排成64*64的矩阵，需10根地址线寻址。X译码器输出64根选择线，分别选择1-64行，Y译码器输出16根选择线，分别选择1-16列控制各列的位线控制门。写允许片选3.2微型计算机系统中的存储器组织现代计算机中的存储器处于全机重要地位容量大，速度快，成本低•为解决三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和辅助存储器。•对存储器的要求是：寄存器Cache主存储器辅助存储器CPU内部访问速度低高名称高速缓冲存储器主存储器辅助存储器简称Cache主存外存用途高速存取指令和数据存放计算机运行期间的大量程序和数据存放系统程序和大型数据文件及数据库特点存取速度快，但存储容量小存取速度较快，存储容量不大存储容量大，位成本低，速度慢不同类型存储器的用途和特点一.存储器与CPU的连接译码器ABDBCPUCSRD存储器WR数据总线n位地址总线K位ReadWrite设计中需要考虑的几个问题：存储器与CPU之间的时序配合CPU总线负载能力存储芯片的选用芯片类型影响到接口设计的方法和复杂程度芯片选型要考虑到存取速度、存储容量、结构和价格等因素24位地址（A23-A0），最多可访问16MB容量的存储器。地址范围：000000H～FFFFFFH20位地址（A19-A0），最多可访问1MB容量的存储器。地址范围：00000H～FFFFFH二.CPU对存储器的读写操作每个存储单元都编排有一个地址，CPU对存储器进行操作，需要通过地址码确定要访问的单元，地址码是一串二进制数，习惯上写成16进制。1.CPU所能访问的存储器容量大小由地址线的“宽度”决定：32位地址（A31-A0），最多可访问4GB容量的存储器。地址范围：0000,0000H～FFFF,FFFFH例：容量为8KB（213B）的存储器,地址范围：0000H～1FFFH，由13根地址线提供地址。A11A12A00000H0001H1FFFH地址译码器读写控制电路存储体存储器读写命令数据线D7-D0地址线2.存储器读写示意:CS读存储器过程某一存储单元的内容送往CPU数据线。CPU通过地址线发出地址；由地址译码器对地址进行“翻译”,选中某一存储单元；CPU发出存储器读命令,0000H存储器CPU地址线A12A01FFFH地址译码器读写控制电路CPU控制线数据线CPU数据线A110001H89H存储器读命令10010001101001234H89HCS0写存储器过程0000H存储器CPU地址线A12A01FFFH地址译码器读写控制电路CPU控制线数据线CPU数据线A110001HCPU通过地址线发出地址，并把数据放到数据线上；110100011010136HCPU发出存储器写命令；存储器写命令由地址译码电路对地址线进行“翻译”,“选中”某一单元；1A35H89H把数据线信息送入选中的存储单元。36HCS0三.存储器的扩展技术1.多个芯片连接设计的存储器总容量与实际的单个存储器芯片容量多有不符。实际使用时，需进行字和位扩展(多个芯片连接），组成所需要的实际的存储器片容量总容量总片数/例如：存储器容量为8K×8，若选用2114芯片(1K×4)，则需要：片16284188KKA0A12D0D7（1）位扩展法只在位数方向进行扩展（加大字长），而存储器的字数与存储器芯片字数一致。连接时将各芯片地址线的相应位及各控制线并联，而数据线分别接到数据总线的各位。用8K×1位芯片组成8K×8位的存储器需要8个芯片，各芯片地址线、CS和WE分别连接在一起，数据线各自独立（每片1位）CSWE2:416K816K816K816K8（2）字扩展法仅扩展存储容量（单元数），而位数不变。连接时将各芯片同名地址线、数据线、读/写线并联，而使用片选信号区分各个芯片。如用16K×8位的芯片组成64K×8位的存储器需要4个芯片地址线——共需16根，片内（214=16384）14根，选片：2根，数据线——8根，控制线——WE(1)(2)(3)(4)最低地址最高地址C000FFFF00,0000,0000,000011,1111,1111,111111114最低地址最高地址8000BFFF00,0000,0000,000011,1111,1111,111110103最低地址最高地址40007FFF00,0000,0000,000011,1111,1111,111101012最低地址最高地址00003FFF00,0000,0000,000011,1111,1111,111100001说明总地址片内A13A12……..A1A0选片A15A14地址片号地址空间分配表CPU用1k4的存储器芯片2114组成2k8的存储器（3）字位同时扩展法2.存储器地址译码方法由于每一片存储芯片的容量有限，因此系统存储器总是由若干存储芯片构成。这就使得存储器的地址译码分为片选控制译码和片内译码两部分。高位地址低位地址A0A15片内译码（直接与芯片地址线连接）片选CPU地址（1）线选法用高位地址直接作为芯片的片选信号，每一根地址选通一块芯片（无位扩展情况）。例：某微机存储容量为4KB，CPU寻址空间为64KB（即地址总线为16位），由1KB的芯片构成（片内地址为10位）。1KB1KB1KB1KB(1)(2)(3)(4)CSCSCSCSA10A11A12A13A9-A0作为片选D7-D0芯片地址空间A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A016进制地址码（1）0000,0100,0000,00