3.毕业设计(论文)开题报告表格式(2)

电子科技大学2010级本科毕业设计（论文）开题报告表学号：2010032020027姓名：吴俊峰学院：微电子与固体电子学院专业：集成电路设计与集成系统学位论文题目槽型低阻MOSFET设计与分析学位论文题目来源：1.科研2.生产3.教学（含实验）4.其它（在选项上打勾选择）学位论文成果形式：1.硬件2.硬件+软件3.软件4.纯论文（在选项上打勾选择）学位论文研究1、选题依据及意义LDMOS(LateralDouble-diffusedMetal-Oxide-SemiconductorField-EffectTransistor)相比于VDMOS(VerticalDouble-diffusedMetal-Oxide-SemiconductorField-EffectTransistor)，LDMOS具有更高的开关速度、相对低的导通电阻以及便于集成等特点。因此，LDMOS在功率集成电路、尤其在低功耗集成电路和射频电路中应用十分广泛[1-5]。对于常规LDMOS器件而言，漂移区长度随器件击穿电压的升高单调增加。这不仅使器件（或电路）的芯片面积增加、成本增大，而且不利于集成电路的小型化。更为严重的是，器件的导通电阻随漂移区长度（或器件耐压）的增加而增大（导通电阻与器件耐压的关系式可表达为：Ron,sp∝BV2.5错误!未找到引用源。，其中BV为器件耐压，Ron,sp为器件比导通电阻），导通电阻的增加导致器件的功耗急剧增加，同时器件的开关速度也随之降低[6]。为了缓解击穿电压与导通电阻之间的矛盾关系，业内研究者提出了基于沟槽技术的LDMOS器件结构[7-19]。该类结构是在体区与漏区内容之间的漂移区中引入介质槽，并在介质槽内填充介电系数比漂移区介电系数小的介电材料。根据高斯定理，介质槽内的横向电场要高于漂移区内的横向电场，这样便可利用介质槽来承受器件大部分的横向耐压，从而可以在一定的耐压条件下缩小器件的横向尺寸，或者在相同的器件尺寸下获得更高的击穿电压；介质槽使漂移区纵向折叠，缩小了器件的横向尺寸从而获得较低的比导通电阻；同时，漂移区内的介质槽可以形成多维度的MIS（Metal-Insulator-Semiconductor）结构，从而增强对漂移区的耗尽作用，提高漂移区掺杂浓度，降低器件的导通电阻。总之，沟槽技术的器件结构可以对击穿电压与比导通电阻之间的矛盾关系有所改善。本课题利用槽型LDMOS器件所具有的优点，致力于进一步提升常规槽型高压MOSFET器件的性能，提出一种新型高耐压、低功耗的槽型横向MOSFET器件，以满足高压、低功耗、低成本的社会和市场需求。2、研究现状和发展态势2004年，韩国的Won-SoSon教授等人将介质槽引入漂移区，提出了槽型RESURF（ReducedSurfaceField）SOILDMOS结构[8]。该器件将氧化物槽引入栅电极末端附近直至漏区之间的漂移区中。氧化物槽在漂移区的掺杂浓度过高时，可以降低栅电极末端之下硅表面的高电场，避免此处的提前击穿；同时，氧化物槽还能降低漏端边缘的表面电场峰值，从而能在降低导通电阻的基础上提高器件耐压。该文献报道其实验结果为，在漂移区长度为16μm，介质埋层和顶层硅厚度分别为3μm和8μm时的耐压为352V，比导通电阻约为18.8mΩ·cm2。该类结构的LDMOS器件在耐压为250V时，比导通电阻约为9mΩ·cm2。可见，该结构的LDMOS器件降低漂移区长度和改善比导通电阻与耐压之间矛盾关系的效果非常有限。2011年，XiaorongLuo教授等人将上述体硅槽型MOSFET器件应用于SOI衬底上，并将延伸槽栅与埋氧层相连，提出了具有超低比导通电阻的槽型SOILDMOS[11]。该文献报道其仿真结果为，在槽宽为3μm，槽深为5μm，顶层硅为7.5μm的尺寸参数下，其耐压可达233V，而比导通电阻仅为3.3mΩ·cm2。2012年，XiaorongLuo教授等人在2011年研究成果的基础上，将埋栅结构引入介质槽，形成了具有延伸槽栅和埋栅结构的双栅槽型SOILDMOS[14]。他们在2μm厚的有源层，0.5μm厚的介质埋层和3μm的半元胞尺寸下，研制出了耐压为92V，比导通电阻约为0.36mΩ·cm2的槽型SOILDMOS器件。该类器件在耐压300V的应用领域具有明显的优势。在器件耐压高于300V时，该类器件一方面需要较厚的有源层，这势必会导致延伸槽栅的工艺难度加大，从而导致成本的增加；另一方面需要较厚的介质埋层，这会导致严重的自热效应；此外，在高压应用时，沟道电阻所占器件总电阻比例较小，采用双沟道增加了工艺复杂型，却对器件的导通电阻改善不大。可见，该类器件不适合制造耐压300V的功率器件。SOILDMOSwithvariable-kdielectrictrench2012年，ZhigangWang等人利用ENDIF（EnhancedDielectricField）原理，结合介质槽的优势，提出了具有L型介质槽的MOSFET器件[13]。该结构在击穿态时埋氧层上界面会积累大量的空穴，这虽然能够增强埋氧层的电场强度，但屏蔽了衬底MIS结构对漂移区的辅助耗尽作用。FanJie等人提出在在源端下方，埋氧上界面形成P型半导体岛来增强对漂移区的耗尽作用[16]，借此来降低横向MOSFET器件的比导通电阻；此外，他们还提出了利用多沟道和体内场板技术来改善耐压和比导通电阻之间的矛盾关系[17-18]，但这些技术对器件比导通电阻的改善并不大。WentongZhang等人在介质槽左侧形成P条，在介质槽右侧形成N条，提出了ENBULFLDMOS[19]。P条的引入增强了对漂移区的辅助耗尽，因而能够降低器件的导通电阻。对于器件耐压600V的MOSFET，该结构表现出了一定的优势，但需要在介质槽两侧形成左右相反掺杂的半导体条，增加了工艺的难度。2、参考文献[1]ParamitaDey,ArzooRafique,etal.AnSOILDMOSforbetterswitchingapplicationincreasingthedriftregionofanN-MOS:acomparativestudy,JournalofElectronDevices,2012,(14):1142-1150[2]XiaorongLuo,TianfeiLei,YuangangWang,etal.AnovelhighvoltageSOILDMOSwithBuriedN-layerinaself-isolationhighvoltageintegratedcircuit,IEEEISPSD2010:265-268[3]XiaorongLuo,TianfeiLei,YuangangWang,etal.AHigh-VoltageLDMOSCompatibleWithHigh-VoltageIntegratedCircuitsonp-TypeSOILayer,IEEEElectronDeviceLetters,2009,(30)9:1093-1095[4]JamesG.Fiorenza,DimitriA.Antoniadis,etal.RFpowerLDMOSFETonSOI,IEEEElectronDeviceLetters,2001,(22)3:139-141[5]MahenderKumar,YueTan,etal.AnSOILDMOS/CMOS/BJTtechnologyforintegratedpoweramplifiersusedinwirelesstransceiverapplications,ElectronDeviceLetters,2001,(22)3:136-138[6]MdMash-HudIqbal,FlorinUdrea,EttoreNapoli.OnthestaticperformanceoftheRESURFLDMOSFETSforpowerICs,IEEEISPSD2009:247-250[7]NaotoFujishima,C.AndreT.Salama.AtrenchlateralpowerMOSFETusingself-alignedtrenchbottomcontactholes,IEDM’97:359-362[8]Won-SoSona,Young-HoSohn,Sie-YoungChoi.EffectsofatrenchunderthegateinhighvoltageRESURFLDMOSFETforSOIpowerintegratedcircuits,Solid-StateElectronics,2004,(48):1629-1635[9]K.R.Varadarajan,T.P.Chow,etal.250VIntegrableSiliconLateralTrenchPowerMOSFETswithSuperiorSpecificOn-Resistance,IEEEISPSD2007:233-236[10]LuoXiaorong,YaoGuoliang,Chenxi,etal.Ultra-lowon-resistancehighvoltage(600V)SOIMOSFETwithareducedcellpitch,ChinesePhysicsB,2011,20(2),028501-1-6[11]XiaorongLuo,Fanjie,YuangangWang,etal.UltralowSpecificOn-ResistanceHigh-VoltageSOILateralMOSFET,IEEEElectronDeviceLetters,2011,(32)2:185-187[12]LeiYue,BoZhang,ZhaojiLi.ALateralPowerMOSFETWiththeDoubleExtendedTrenchGate,IEEEElectronDeviceLetters,2012,(33)8:1174-1176[13]ZhigangWang,BoZhang,QiangFu,etal.AnL-ShapedTrenchSOI-LDMOSWithVerticalandLateralDielectricFieldEnhancement,IEEEElectronDeviceLetters,2012,(33)5:703-705[14]XiaorongLuo,T.F.Lei,Y.G.Wang,etal.LowON-ResistanceSOIDual-Trench-GateMOSFET,IEEETransactiononElectronDevices,2012,(59)2:504-509[15]HuShengdong,ZhangLing,Chenwensuo,etal.A50–60VClassUltralowSpecificon-ResistanceTrenchPowerMOSFET,ChinesePhysicsLetter,2012,(29)12:128502-1-3[16]FanJie,ZhangBo,LuoXiaorong,LiZhaoji.ALowSpecificon-ResistanceSOITrenchMOSFETwithaNon-DepletedEmbeddedp-Island,ChinesePhysicsLetter,2013,(30)7:078501-1-4[17]FanJie,WangZhigang,Zhangbo,LuoXiaorong.Dual-gatelateraldouble-diffusedmetaloxidesemiconductorwithultra-lowspecificon-resistance,ChinesePhysicsB,2013,(22)4:048501-1-6[18]FanJie,ZhangBo,LuoXiaorong,LiZhaoji.High-voltageSOIlateralMOSFETwithadualverticalfieldpl