搜索
四川大学物理科学与技术学院专用集成电路设计实验室第二章集成电路的基本制造工艺四川大学物理科学与技术学院专用集成电路设计实验室•360网盘–micro_1@126.com–micro2013•四川大学课程中心–=view&courseType=0&courseId=3208集成电路原理这学期建设中•文献阅读–CSMC0.5umCMOS工艺文件–保密协议，不要上传网上，否则会追究责任四川大学物理科学与技术学院专用集成电路设计实验室学习要求•理解等平面隔离工艺（LOCOS）•工艺过程与版图设计•元件结构•认识工艺复合图四川大学物理科学与技术学院专用集成电路设计实验室ClassificationofSiliconTechnology四川大学物理科学与技术学院专用集成电路设计实验室2.1工艺技术•集成电路加工的基本操作•双极性工艺技术–隔离技术•CMOS工艺技术–P阱工艺–N阱工艺–双阱工艺–三阱工艺–双极性晶体管工艺–SOI工艺四川大学物理科学与技术学院专用集成电路设计实验室硅基集成电路•平面工艺，多层加工•以硅单晶片为单位制作四川大学物理科学与技术学院专用集成电路设计实验室集成电路加工的基本操作•形成某种材料的薄膜•在各种材料的薄膜上形成需要的图形•通过掺杂改变材料的电阻率或杂质类型四川大学物理科学与技术学院专用集成电路设计实验室形成材料薄膜的方法•化学汽相淀积（CVD）•物理汽相淀积（PVD）•热氧化方法–Si＋O2－SiO2四川大学物理科学与技术学院专用集成电路设计实验室光刻和刻蚀形成需要的图形四川大学物理科学与技术学院专用集成电路设计实验室正胶和负胶的差别四川大学物理科学与技术学院专用集成电路设计实验室亮场版和暗场版的差别四川大学物理科学与技术学院专用集成电路设计实验室掺杂改变材料的电阻率或杂质类型•常用掺杂方法–扩散-----高温过程–离子注入----常温下进行，注入后需要高温退火处理*掺杂类型、掺杂浓度、结深四川大学物理科学与技术学院专用集成电路设计实验室双极型半导体集成成电路的基本制作过程•TTL/DTL•STTL•ECL•I2L元件间需要制作电隔离区工艺兼容元件自然隔离采用硅平面工艺四川大学物理科学与技术学院专用集成电路设计实验室版图设计过程•确定电路指标•工艺选择•划分隔离区•器件方案•计算机辅助•掩模板四川大学物理科学与技术学院专用集成电路设计实验室IC的开发流程•IC的开发包括电路设计、元件设计、IC设计、IC工艺设计、IC制作和可靠性试验等六个环节•设计规则：工艺流水线给出的一组几何参数和一组电学参数。四川大学物理科学与技术学院专用集成电路设计实验室2.2双极型IC的基本制造过程•硅平面工艺–在元器件间要做电隔离区•线性/ECL•TTL/DTL•STTL–元器件间自然隔离•主要应用于I2L在制作双极型集成电路时先要在硅片上制作各自电绝缘的“隔离岛”四川大学物理科学与技术学院专用集成电路设计实验室基本的隔离工艺•反偏PN结隔离•全介质的V型槽隔离•等平面的PN结-介质混合隔离四川大学物理科学与技术学院专用集成电路设计实验室典型的PN结隔离TTL工艺过程概要工艺名称主要工艺参数工艺名称主要工艺参数衬底材料P型硅；厚度600微米接触孔光刻一次氧化温度1100，4小时厚度1微米铝衬底温度：800滤层温度12000掩埋层扩散1225度，As2O3，结深6微米，18小时钝化12000度去氧化层HF；60秒外延层N型硅，6微米隔离扩散硼，1175度，2.5小时基区硼扩散，980度发射区磷扩散，1000度，15分钟四川大学物理科学与技术学院专用集成电路设计实验室后续工序•划片•贴片•压焊•封装•测试分类•筛选•成品测试•入库四川大学物理科学与技术学院专用集成电路设计实验室分立器件和集成电路器件的差别四川大学物理科学与技术学院专用集成电路设计实验室P-N结隔离IC工艺•工艺流程：衬底制备隔离光刻隐埋氧化隐埋光刻隐埋扩散外延淀积隔离氧化在分布及氧化基区扩散基区光刻基区氧化隔离扩散发射区光刻发射区生长中测压焊块光刻淀积钝化层引线孔氧化引线孔光刻铝淀积反刻引线磷穿透扩散四川大学物理科学与技术学院专用集成电路设计实验室工艺设计讨论•衬底材料的选择•N+埋层的作用•外延的设计•隔离区划分•基区的形成•发射区的简化掌握工艺复合图和截面图四川大学物理科学与技术学院专用集成电路设计实验室课堂讨论•下面版图的电路图形式？四川大学物理科学与技术学院专用集成电路设计实验室四川大学物理科学与技术学院专用集成电路设计实验室四川大学物理科学与技术学院专用集成电路设计实验室文献阅读•体硅MOS工艺在射频集成中应用•NMOS的CV特性仿真分析•FinFET的研究•TCAD器件仿真工具学习四川大学物理科学与技术学院专用集成电路设计实验室典型的集成NPN管•放大管–模拟电路•开关管–数字电路四川大学物理科学与技术学院专用集成电路设计实验室工艺复合图四川大学物理科学与技术学院专用集成电路设计实验室PN结隔离工艺局限性•集成度低、器件面积大、闩锁效应•在高压、高频、抗核辐射的器件中不可用封装和热阻•塑料、黑陶瓷或金属-陶瓷•封装热阻和器件的最高结温（150度）四川大学物理科学与技术学院专用集成电路设计实验室2.2.2等平面隔离工艺•硅局部氧化法（LOCOS：LocalOxidationSilicon）–底部采用PN结隔离，侧壁采用介质隔离–等平面I–等平面II–U型槽隔离技术–改进掺杂方式：利用掺有所需杂质的多晶硅作为电极材料Si3N4SiO2O2四川大学物理科学与技术学院专用集成电路设计实验室氧化物隔离双极型结构和工艺四川大学物理科学与技术学院专用集成电路设计实验室2.2.3其他隔离工艺•深（浅）槽隔离工艺–DTI：DeepTrenchIsolation–STI：ShallowTrenchIsolation•介质隔离工艺SiO2四川大学物理科学与技术学院专用集成电路设计实验室NPN的spice模型•.modelnpn2x1npnIS=6.1E-18NC=1.6000VJC=.4BF=195MJC=.2NF=1.0080RE=60CJS=123E-15VAF=45RB=600VJS=.5IKF=10.000E-3RC=250MJS=.1ISE=1.300E-18RBM=100TF=10E-12NE=1.9000IRB=8E-6XTF=25BR=9CJE=11.0000E-15VTF=2VAR=1.6000VJE=1ITF=8.0000E-3IKR=10.000E-3MJE=.6PTF=60ISC=2.100E-18CJC=16.0000E-15TR=1.0000E-9•*FORSPICE:NK=.57063四川大学物理科学与技术学院专用集成电路设计实验室课堂讨论•双极型工艺中NPN版图设计电极位置？•简要说明PN结隔离工艺制造双极集成电路的主要流程。何种情况下，晶体管可放置在同一隔离岛内，为什么？这种工艺的缺点?四川大学物理科学与技术学院专用集成电路设计实验室CMOS集成电路的制造•硅集成电路是在称为圆片﹝wafer﹞的较大圆形硅片上制造的。–直径一般为100~300mm–厚度约0.35~1.25mm–一个规模较大的硅电路每边大约1cm•在集成电路制造过程中，圆片从抛光的裸表面开始需要经过几千个步骤现代CMOS工艺采用20-50层掩膜硅圆片及其芯片部位四川大学物理科学与技术学院专用集成电路设计实验室TheMOSTransistorPolysiliconAluminum四川大学物理科学与技术学院专用集成电路设计实验室MOSFET•MetalOxideSemiconductorFieldEffectiveTransistor-MOSFET•特点–制造工艺简单–成品率高–功耗低、体积小–输入阻抗高，可利用栅源电容进行动态存储–N沟MOS较P沟MOS速度快，但工艺复杂–CMOS输入阻抗更高、没有静态功耗–Voltage-controlledsemi-conductorcomponents四川大学物理科学与技术学院专用集成电路设计实验室SDG多晶硅有源区金属WLSiO2SiO2n+n+SDLp-SitoxxjGMOS晶体管的结构版图剖面图B关键参数：沟道长度L沟道宽度W栅氧化层厚度Tox衬底掺杂浓度Nsub源漏pn结结深xj实际尺寸的讨论？四川大学物理科学与技术学院专用集成电路设计实验室MOS晶体管的分类四川大学物理科学与技术学院专用集成电路设计实验室MOS集成电路的工艺设计•MOS集成电路由于其有源元件沟道的不同、电路结构的不同分为PMOS、NMOS和CMOS集成电路等•各种电路的制造工艺不尽相同•工艺设计：电学特性、工艺参数•MOS集成电路根据栅电极的不同分类–铝栅工艺（栅电极为铝）–硅栅工艺（栅电极为掺杂多晶硅）四川大学物理科学与技术学院专用集成电路设计实验室基本CMOS工艺•基本步骤–氧化层生长–热扩散–离子注入–沉积–光刻–外延生长•光刻版–完成定制在硅片上不同区域应用以上步骤•晶圆四川大学物理科学与技术学院专用集成电路设计实验室硅的局部氧化工艺以氮化硅作掩模，在下一步进行氧化前将露出的硅有选择地腐蚀掉一部分，减小硅的量，可是氧化后的表面与未氧化的硅表面基本保持在同一平面四川大学物理科学与技术学院专用集成电路设计实验室TYPICALCMOSFABRICATIONPROCESS四川大学物理科学与技术学院专用集成电路设计实验室硅栅工艺流程（图2.2-6）•衬底的制备•形成阱区•场区氧化•光刻源、栅、漏区（有源区）•栅氧化•淀积多晶硅•反刻多晶硅•源、漏扩散•低温淀积SiO2•磷处理（调整阈值电压）•刻接触孔•蒸铝•反刻铝•合金化要求理解记忆工艺流程和剖面图四川大学物理科学与技术学院专用集成电路设计实验室硅栅工艺•工艺特点–利用中掺杂的多晶硅来代替铝作MOS管的栅极，更易获得合适的阈值电压–由于硅具有耐高温的性质，所以将栅极作为源和漏的扩散掩膜。具有自对准作用–硅栅工艺中金属和多晶硅纵向深度不同，因而可重叠–“二层半布线”：一层铝、一层重掺杂多晶硅和一层重掺杂的扩散层–工艺较复杂•硅栅工艺：集成度高、速度快、芯片面积大大缩小四川大学物理科学与技术学院专用集成电路设计实验室CMOS工艺技术•器件的参数–晶体管类型–阈值电压–器件的增益系数k–沟道长度调制系数：lambda–体效应因子–电子和空穴有效迁移率–击穿电压–泄漏电流•工艺参数–栅长L–栅氧化层厚度–扩散层的深度、浓度–阱深、浓度•覆盖电容•结型二极管模型参数•结型电容模型参数•寄生电阻参数•温度效应参数•噪声模型参数1974年发表了按比例缩小理论（维持器件内部的电场不变）所有器件的尺寸都缩小器件端电压也按同比例缩小衬底掺杂浓度要按同样比例增大器件的阈值电压不能严格按比例缩小器件工作电流按比例缩小电路工作速度按比例增大集成度按比例的平方倍增大动态功耗按比例的平方倍缩小四川大学物理科学与技术学院专用集成电路设计实验室体硅CMOS工艺设计中阱工艺的选择•P阱工艺–典型的P阱硅栅CMOS共有50多道工序，下面以主要工艺流程说明•第一次光刻，刻出阱区注入孔•阱区注入及推进•去除SiO2，长薄氧，长Si3N4•第二次光刻（有源区：源、漏、栅）•第三次光刻，刻出N管场区注入孔•长场氧，漂去SiO2及Si3N4，然后长栅氧•第四次光刻，P管区光刻•第五次光刻，多晶硅光刻•第六次光刻，P+区光刻•第七次光刻，N+区光刻•长PSG•第八次光刻，引线孔光刻•第九次光刻，铝引线光刻•第十次光刻，压焊块光刻四川大学物理科学与技术学院专用集成电路设计实验室•N阱硅栅CMOS工艺–可利用传统的NMOS工艺–步骤类似于P阱CMOS工艺•确定N阱区•磷注入，形成N阱•确定器件的位置和其他扩散区，生长场氧化层，生长栅氧化层，长多晶硅，刻多晶硅栅，淀积CVD氧化层，光刻引线接触孔，进行金属化四川大学物理科学与技术学院专