计算机原理 第四章 存储器和存储系统

第四章存储器和存储系统分层的存储系统基本概念存储容量存储器可以容纳的二进制信息量存储器包含的存储单元的总数存储容量=存储单元（字节）存储器所能记忆的全部二进制信息量例如：某存储器有4096字节的存储单元则存储器的存储容量为4KB=32KBit存储系统的分层结构寄存器组高速缓冲存储器主存储器辅助存储器CPU内部主机内部外部设备价格高低容量小大CacheCPURAMROM外存主存带Cache的结构层次存储系统中的主存按存储介质分类半导体存储器体积小、功耗低、存取时间短、信息容易丢失磁表面存储器信息不易丢失磁芯存储器体积庞大、工艺复杂、功耗大光盘存储器记录密度高、耐用性好、可靠性高、可互换性强按存取方式分类只读存储器（ROM）掩膜ROM、PROM、EPROM、EEPROM、FLASHmemory随机存取存储器（RAM）SRAM、DRAM串行访问存储器磁带存储器译码器与驱动地址寄存器读写电路控制电路存储体读写地址总线数据总线控制总线图主存的基本组成主存的工作过程主存的技术指标存储容量主存中能存放二进制代码的总数存储容量=存储单元数*字长存储速度存取时间：又叫存储器的访问时间，是指启动一次存储器操作（读或写）到完成该操作所需要的全部时间存取周期：存储器进行连续两次独立的存储器操作所需要的最小时间间隔MOS的存取周期100ns，TTL的存取周期10ns存储器的带宽每秒从存储器中进出信息的最大数量。单位为字节/秒或字/秒例如：存取周期为500ns，则1秒周内能进行1/（500*10-9）=200万次操作，假设每个存储周期能够访问16位的二进制数，则它的带宽为200万*2*8=200万*2字节/秒=4M字节/秒提高存储器的带宽：缩短存取周期、增加存储字长、增加存储体几种半导体存储器存储体地址译码读写电路地址总线A0……An数据总线D0……Dm片选线读控制线写控制线图存储器芯片的基本结构地址线编号方式：A0，A1，……，An存储器芯片引脚的数目决定的存储器的容量。一个存储器芯片引脚的数目为10则地址范围为0000000000–1111111111存储容量为210=1024个存储单元，即1KB。假设CPU有16位的地址总线，那么它可以访问的存储空间范围为0000H–FFFFH，即216=64KB8086，8088地址总线为20位，可以访问的存储空间的范围为：00000H–FFFFFH，即220=1MB80286地址总线为24位，可访问的存储空间为16M80386，80486和Pentium地址总线为32位，可访问的存储空间为4GPentiumPro和PentiumII的地址总线为36位，可访问的存储空间为64G16位二进制数表示的地址：0000,0001,0002,……………………000E,000F0000,0001,0002,……………………000E,000F…………………………………………………………FFE0,FFE1,FFE2,……………………FFEE,FFEFFFF0,FFF1,FFF2,………………….…FFFE,FFFF数据线表示方式：D0，D1，…………，Dm存储器的容量通常为字节*也可以用字（16位）、4位或1位来进行表示1K*8表示有1K的存储容量，每个存储单元输出8位数据16K*1表示有16K的存储容量，每个存储单元输出1位的数据芯片选择线（片选线）存储器芯片上有一个或一个以上允许存储器芯片工作的控制线表示方式：片选（CS），片允许（CE），或简写为S读写控制线存储器芯片上传输读、写控制信号，ROM只有读信号，RAM上有一到两个读写控制信号表示方式ROM允许输出信号OE或简称GRAM读信号WE或简称W写信号OE或简称G只读存储器掩膜ROM…………………………Y列地址译码01231A5A6A7A8A9选通输出0131X行地址译码A0A1A2A3A4PROM行线列线VCC熔丝存0，则烧断熔丝；存1，熔丝不断。只能实现一次编程EPROM改写方式紫外线照射电气的方法（EEPROM）FLASHmemoryP基片N+N+SDGSiO2静态RAM（SRAM）VCCT1T3T2T4T5T6A’A位线B’位线B地址选择动态RAM字线数据线TCS利用存储器芯片构造存储系统利用与非门实现译码例：假设某微处理器有20根地址线A0，A1，A2，…………，A198根数据线D0，D1，D2，…………，D720根地址线：CPU可以访问1M个存储单元8根数据线：CPU和存储器之间每次传送的数据为8位存储器使用2K*8EPROM：11根地址线，8根数据线2K*8EPROM数据线D0~D7地址线A0~A10CEOEVPPVCCRD地址线A12~A19地址线A11M/IO2K*8EPROM被译为地址FF000H~FF7FFH利用译码器实现译码Y0Y1Y2Y3Y4Y5Y6Y7ABCG1G2AG2B译码输入输入使能74LS138译码器G2AG2BG1CBAY0Y1Y2Y3Y4Y5Y6Y71XXXXX11111111X1XXXX11111111XX0XXX111111110010000111111100100110111111001010110111110010111110111100110011110111001101111110110011101111110100111011111110例：假设微处理器系统中从0E0000H开始的64K存储区无存储器，已知某一类RAM是8K*8的存储芯片，如何进行扩充？8K*8CEW/R数据线D0~D7地址线A0~A12Y0Y1Y2Y3Y4Y5Y6Y7A0~A12D0~D7A0~A12D0~D7数据线地址线RDW/RW/RA13~A15A16A17~A19ABCG1G2AG2BE0000~E1FFFE2000~E3FFFE4000~E5FFFE6000~E7FFFE8000~E9FFFEA000~EBFFFEC000~EDFFFEE000~EFFFFCECE…………………………存储器的扩展存储器的位扩展位扩展是指增加存储器的字长，如1K*4的存储器，可组成1K*8的存储器21142114A0~A9D4~D7D0~D3CSWE存储器的字扩展字扩展是指增加存储器的字的数量，如2片1K*8的存储器，可组成2K*8的存储器，即存储器的容量增加了一倍D0~D71K*8A1K*8BWEA0~A9A10存储器的容量为2K，即000000000001000000000001111111111111111111111K1KCS0CS1存储器的字、位扩展字、位扩展是指既增加存储器的字的数量又增加字长，如4片1K*4的存储器，可组成2K*8的存储器，即存储器的容量、字长都增加了一倍。1K*41K*41K*41K*4D0~D7WECS0A0~A9A10CS1例：假设8086系统中从0E0000H开始的64K存储区无存储器，2764EPROM是8k*8的只读存储器，如何对其进行扩充？解：第一步：将地址范围写成二进制代码，并确定其总容量A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A011100000000000000000………………1110111111111111111164K第二步：根据地址范围的容量及该范围在计算机中的应用，选择存储芯片要扩充64K的存储容量，给定了只读存储器2764EPROM，共需要8片2764EPROM进行扩充。第四步：片选信号的形成第三步：分配地址线将CPU的低13位地址线A0~A12与2764EPROM相连，剩下的高位地址线用于产生片选信号。1译码器的输入端A、B、C，决定了Y0~Y7那个端口有输出，从而决定选中哪片芯片，将A15、A14、A13分别与C、B、A相连，从000~111变化，从而可以选择8片芯片。A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A011100000000000000000………………111011111111111111112为了使译码器进行工作，G1位高电平，G2A、G2B位低电平，可以将A19、A18、A17连接到一个与非门上，与非门的输出和G2A、G2B输入端相连。A16可以和一个非门电路相连，输出和G1的输入端相连。Y0Y1Y2Y3Y4Y5Y6Y7A0~A12D0~D7A0~A12D0~D7数据线地址线RDW/RW/RA13~A15A16A17~A19ABCG1G2AG2BE0000~E1FFFE2000~E3FFFE4000~E5FFFE6000~E7FFFE8000~E9FFFEA000~EBFFFEC000~EDFFFEE000~EFFFFCECE…………………………A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A011100000000000000000………………11101111111111111111针对译码器的Y0输出，这时CBA=000，即A15=0，A14=0，A13=0地址范围：11100000000000000000=E0000H11100001111111111111=E1FFFH针对译码器的Y1输出，这时CBA=001，即A15=0，A14=0，A13=1地址范围：11100010000000000000=E2000H11100011111111111111=E3FFFH例：假设CPU有16根地址线，8根数据线，并用MREQ作为访存控制信号（低电平有效），用WR做读/写控制信号（高电平为读，低电平为写），现有下列存储芯片：1K*4位RAM，4K*8位RAM，8K*8位RAM，2K*8位ROM，4K*8位ROM，8K*8位ROM及74LS138译码器和各种门电路，画出CPU与存储器的连接图，要求：1.主存地址空间分配6000H~67FFH为系统程序区6800H~6BFFH为用户程序区2.合理选用上述存储芯片，说明各选几片？3.详细画出存储器芯片的片选逻辑图。解：第一步：将地址范围写成二进制代码，并确定其总容量A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A00110000000000000………………01100111111111110110100000000000………………0110101111111111系统程序区2K*8用户程序区1K*8第二步：根据地址范围的容量及该范围在计算机中的应用，选择存储芯片由6000H~67FFH为系统程序区，为2K*8位，应选择一片2K*8位ROM由6800H~6BFFH为用户程序区，为1K*8位，应选择两片1K*4位RAM第三步：分配CPU的地址线将CPU的低11位地址线A10~A0与2K*8位的ROM地址线相连，将CPU的低10位地址线A9~A0与1K*4位的RAM地址线相连，剩下的高位地址与访存控制信号共同产生存储芯片的片选信号。第四步：由题给出的74LS138译码器的输入逻辑关系可知，必须保证G1为高电平，G2A、G2B为低电平才能使译码器工作。A15为低，连接到G2A上，A14为高，连接到G1上，MREQ为低，连接到G2B上。保证了三个控制端的要求A13、A12、A11连接到C、B、A上。输出Y4有效时，选中一片ROM；Y5有效时，同时A10有效为低电平，选中两片RAM。读出时低电平有效，RAM的读/写控制端与CPU的命令端WR相连*ROM的数据线是单向的2K*81K*41K*4MREQD7D6D5D4D3D2D1D0WRA10A9A8A7A6A5A4A3A2A1A0CBAA13A12A11G1G2AG2BA15A14Y7Y6Y5Y4Y3Y2Y1Y0提高访问存储器速度的方法多存储体方式单体多字系统W位W位W位W位地址寄存器主存控制部件数据寄存器存储体…………………………前提：指令和数据在主存中必须是连续存放的，一旦遇到转移指令或者操