计算机原理-第5章 存储器原理与接口

第五章存储器原理与接口存储器分类存储器结构8086CPU最小模式下总线产生存储器接口5.1存储器分类一、有关存储器几种分类按构成存储器的器件和存储介质分类半导体存储器磁盘和磁带等磁表面存储器光电存储器按存取方式分类随机存储器RAM(RandomAccessMemory)只读存储器ROM（Read-OnlyMemory）串行访问存储器(SerialAccessStorage)按在计算机中的作用分类主存储器(内存)辅助存储器(外存)高速缓冲存储器二、半导体存储器的分类1、随机存取存储器RAM2、只读存储器ROM二、半导体存储器的分类1、随机存取存储器RAMa.静态RAM（ECL，TTL，MOS）b.动态RAM2、只读存储器ROMa.掩膜式ROMb.可编程的PROMc.可用紫外线擦除、可编程的EPROMd.可用电擦除、可编程的E2PROM等DSVcc位线输出位线浮栅管行线绝缘层浮动栅雪崩注入式MOS管可用紫外线擦除、可编程的EPROM编程使栅极带电擦除EPROM芯片上方有一个石英玻璃窗口当一定光强的紫外线透过窗口照射时，所有存储电路中浮栅上的电荷会形成光电流泄放掉，使浮栅恢复初态。一般照射20～30分钟后，读出各单元的内容均为FFH，说明EPROM中内容已被擦除。RAM静态RAM（SRAM）动态RAM（DRAM）ROM掩膜型ROM可编程ROM（PROM）可擦除可编程ROM（EPROM）电可擦除可编程ROM（E2PROM)三、多层存储结构概念1、核心是解决容量、速度、价格间的矛盾，建立起多层存储结构。一个金字塔结构的多层存储体系充分体现出容量和速度关系2、多层存储结构寄存器Cache(高速缓存)内存磁盘磁道、光盘Cache—主存层次：解决CPU与主存的速度上的差距；主存—辅存层次：解决存储的大容量要求和低成本之间的矛盾。5.2、主存储器结构一、主存储器的主要技术指标存储容量存取速度可靠性功耗1、容量存储容量存储器可以容纳的二进制信息量称为存储容量（寻址空间，由CPU的地址线决定）实际存储容量：在计算机系统中具体配置了多少内存。2、存取速度存取时间是指从启动一次存储器操作到完成该操作所经历的时间，又称为读写周期。SDRAM:12ns10ns8nsRDRAM:1ns0.625ns3、可靠性可靠性是用平均故障间隔时间来衡量（MTBF,MeanTimeBetweenFailures）4、功耗功耗通常是指每个存储元消耗功率的大小二、主存储器的基本组成MOS型器件构成的RAM，分为静态和动态RAM两种，静态RAM通常有6管构成的触发器作为基本存储电路静态存储单元，动态RAM通常用单管组成基本存储电路。1、静态存储单元（2）动态存储单元（3）、结构地址译码输入输出控制存储体地址线控制线数据线存储体译码器输入输出控制单译码结构地址译码器：接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的选址。控制逻辑电路：接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入。存储体：是存储芯片的主体，由基本存储元按照一定的排列规律构成。译码器译码器矩阵译码电路行线列线地址线地址线一、8086CPU的管脚及功能8086是16位CPU。它采用高性能的N—沟道，耗尽型负载的硅栅工艺(HMOS)制造。由于受当时制造工艺的限制，部分管脚采用了分时复用的方式，构成了40条管脚的双列直插式封装5.3、8086CPU总线产生二、8086的两种工作方式最小模式：系统中只有8086一个处理器，所有的控制信号都是由8086CPU产生。最大模式：系统中可包含一个以上的处理器，比如包含协处理器8087。在系统规模比较大的情况下，系统控制信号不是由8086直接产生，而是通过与8086配套的总线控制器等形成。三、最小模式下8086CPU总线产生（一）、地址线、数据线产生相关信号线及芯片1、AD15～AD0(AddressDataBus)地址/数据复用信号，双向，三态。在T1状态（地址周期）AD15～AD0上为地址信号的低16位A15～A0；在T2～T4状态（数据周期）AD15～AD0上是数据信号D15～D0。机器周期：时钟周期总线周期：对内存或对I/O接口的一次操作的时间指令周期：指令执行的时间2、A19/S6～A16/S3(Address/Status)：地址/状态复用信号，输出。在总周期的T1状态A19/S6～A16/S3上是地址的高4位。在T2～T4状态，A19/S6～A16/S3上输出状态信息。BHEBHEBHEBHES4S3当前正在使用的段寄存器00ES01SS10CS或未使用任何段寄存器11DS3、三态缓冲的8位数据锁存器74LS373(8282)A、CP正脉冲，DQB、CP为零，保持C、/OE=0，O0输出；否则高阻4、ALE(AddressLatchEnable)地址锁存使能信号，输出，高电平有效。用来作为地址锁存器的锁存控制信号。工作过程1、AD0－AD15，A16/S1－A19/S4出现地址信息；2、ALE发正脉冲，地址信息进74LS373；3、AD0－AD15转换为数据线，A16/S1－A19/S4输出状态11233（二）、数据线驱动相关信号线及芯片1、双向数据总线收发器（8286，74LS245）两个功能：a、双向选择b、通道控制A、/OE控制通道/OE＝0，三态门导通；/OE＝1，三态门断开；B、T控制方向T＝0，BAT＝1，AB2、/DEN(DataEnable)数据使能信号，输出，三态，低电平有效。用于数据总线驱动器的控制信号。3、DT/R(DataTransmit/Receive)：数据驱动器数据流向控制信号，输出，三态。在8086系统中，通常采用8286或8287作为数据总线的驱动器，用DT/R#信号来控制数据驱动器的数据传送方向。当DT/R#＝1时，进行数据发送；DT/R#＝0时，进行数据接收。工作过程1、如果CPU输出数据，DT/R＝1，三态门方向为AB,如果CPU输入数据;DT/R＝0，三态门方向取BA；2、/DEN有效，74LS245工作；3、CPU输入/输出数据完成，/DEN无效，74LS245停止工作，通道断开。1235、48086系统的存储器接口一、存储器接口应考虑的几个问题存储器与CPU之间的时序配合;CPU总线负载能力;8086CPU对存储器的读写方式存储芯片的选用连接方式二、存储器接口举例（一）、只读存储器(ROM)扩展电路1、ROM（EPROM27系列）信号分类：An-1|A0数据线D7|D0地址线VPPVCCGNDOECS电源线控制线总线部分：D0—D7，数据线A0—An－1，地址线。n是地址线个数。对于2716，n为11，对于27256，n＝15。电源部分：VCC，GND，电源和地VPP，编程电压。在CPU仅对芯片进行读操作时，Vpp一般直接接电源电压。控制部分：/OE读控制线。当其有效时，数据从EPROM内的某个单元通过数据线传送到CPU。/CS片选线。该信号一般为低电平有效。有效时表示本芯片工作。在芯片编程时这根线常作编程控制线。2、CPU提供的信号线数据线D15～D0地址线A19～A0存储器或I/O端口访问信号M/IO#读信号/RD写信号/WR特点a、控制线可以组合不同功能b、CPU根据指令发出信号3、8086CPU对存储器的读方式结论CPU总是16位的读；从偶地址读；例：设计一ROM扩展电路，容量为64KBYTE，地址从00000H开始。EPROM芯片取27256解：1、与8088CPU连接（8位）2、与8086CPU连接（16位）总结（与8086CPU）数据线连接地址线连接CS产生控制线连接（二）、静态随机读写存储器(RAM)扩展电路1、62系列静态RAM芯片信号线An-1|A0数据线D7|D0地址线VPPVCCGNDOEWRCS电源线控制线信号线可分为如下几类：总线部分：D0—D7，数据线A0—An－1，地址线。n是地址线个数。对于6116，n为11，对于62256，n＝15。电源部分：VCC，GND，电源和地控制部分：/RD读控制线。当其有效时，数据从EPROM内的某个单元通过数据线传送到CPU。/WR写控制线。当其有效时，CPU把数据通过数据线传送到RAM中的某个单元。/CS片选线。该信号一般为低电平有效。有效时表示本芯片工作。2、特点a、读/写；b、读十六位操作；c、写十六/八位操作3、8086CPU的一个重要信号线/BHE高8位数据允许控制线例:设计一RAM扩展电路，容量为32K字，地址从10000H开始。芯片采用62256。解：1、所需芯片2、/CS产生3、奇、偶芯片译码4、电路总结数据线连接地址线连接CS产生奇、偶CS产生控制线连接三、译码方式全译码部分译码线译码74LS138译码芯片常用的译码芯片是74LS138译码器，功能是3－8译码器，有三个“选择输入端”C、B、A和三个“使能输入端”G1、/G2A，/G2B#以及8个输出端/Y7～/Y0译码芯片74LS138译码电路G1G2BG2AACBY0Y712345678Y0Y1Y2Y3Y4Y5Y6ABCG2BG1GND161514131211109VccY774LS138引脚图G2A工作特点当G1、G2a，G2b有效时，芯片工作。工作时YCBA=0AG2BG22AG02BG0AG2BG27Y6Y5Y4Y3Y2Y1Y0Y输入输出使能选择G1G2A#G2B#CBAY7#Y6#Y5#Y4#Y3#Y2#Y1#Y0#1000001111111010000111111101100010111110111000111111011110010011101111100101110111111001101011111110011101111111其它XXX1111111174LS138功能表用74LS138产生CSM/IO接74LS138高位地址线接74LS138/Y0…/Y7作/CSM/IOA19CBAGG2BG2AY0Y1Y2Y3Y4Y5Y6Y7A18A17A1674LS13862256RAMA14—A0D7—D0WROECS62256RAMA14—A0D7—D0WROECSM/IOA19A14|A1D15|D8D7|D0RDWR00000—0FFFF10000—1FFFF20000—2FFFF30000—3FFFF40000—4FFFF50000—5FFFF60000—6FFFF70000—7FFFFCBAGG2BG2AY0Y1Y2Y3Y4Y5Y6Y7A18A17A1674LS138++A0BHE27256EPROMA14—A0D7—D0OECS27256EPROMA14—A0D7—D0OECS有关存储器接口的内容一般有2种给出地址，设计电路给出电路，指出地址