93半导体存储器

第二节半导体存储器工艺双极型MOS型TTL型ECL型速度很快、功耗大、容量小电路结构PMOSNMOSCMOS功耗小、容量大工作方式静态MOS动态MOS存储信息原理静态存储器SRAM动态存储器DRAM（双极型、静态MOS型）：依靠双稳态电路内部交叉反馈的机制存储信息。（动态MOS型）：依靠电容存储电荷的原理存储信息。功耗较大,速度快,作Cache。功耗较小,容量大,速度较快,作主存。（静态MOS除外）5.2.1静态MOS存储单元与存储芯片1.六管单元（1）组成T1、T3：MOS反相器Vcc触发器T3T1T4T2T2、T4：MOS反相器T5T6T5、T6：控制门管ZZ：字线，选择存储单元位线，完成读/写操作、W：（2）定义“0”：T1导通，T2截止；“1”：T1截止，T2导通。威海（3）工作T5、T6Z：加高电平，高、低电平，写1/0。（4）保持只要电源正常，保证向导通管提供电流，便能维持一管导通，另一管截止的状态不变，∴称静态。VccT3T1T4T2T5T6ZWW导通，选中该单元。写入：在W、W上分别加读出：根据W、W上有无电流，读1/0。Z：加低电平，T5、T6截止，该单元未选中，保持原状态。2.存储芯片例.SRAM芯片2114（1K×4位）（1）外特性静态单元是非破坏性读出，读出后不需重写。地址端：（2）内部寻址逻辑2114（1K×4）191018A6A5A4A3A0A1A2CSGNDVccA7A8A9D0D1D2D3WEA9～A0（入）数据端：D3～D0（入/出）控制端：片选CS=0选中芯片=1未选中芯片写使能WE=0写=1读电源、地寻址空间1K，存储矩阵分为4个位平面，每面1K×1位。X0每面矩阵排成64行×16列。行译码6位行地址X63列译码Y0Y15Xi读/写线路Yi两级译码一级：地址译码，选择字线、位线。二级：一根字线和一组位线交叉，选择一位单元。4位列地址64×1664×1664×1664×161K1K1K1K5.2.2动态MOS存储单元与存储芯片1.四管单元（1）组成T1、T2：记忆管C1、C2：柵极电容T3、T4：控制门管Z：字线位线W、W：（2）定义“0”：T1导通，T2截止“1”：T1截止，T2导通T1T2T3T4ZWWC1C2（C1有电荷，C2无电荷）；（C1无电荷，C2有电荷）。（3）工作Z：加高电平，T3、T4导通，选中该单元。2.单管单元（1）组成（4）保持T1T2T3T4ZWWC1C2写入：在W、W上分别加高、低电平，写1/0。读出：W、W先预充电至再根据W、W上有无电流，高电平，断开充电回路，读1/0。Z：加低电平，T3、T4截止，该单元未选中，保持原状态。需定期向电容补充电荷（动态刷新），∴称动态。四管单元是非破坏性读出，读出过程即实现刷新。C：记忆单元CWZTT：控制门管Z：字线W：位线3.存储芯片（2）定义（4）保持写入：Z加高电平，T导通，在W上加高/低电平，写1/0。读出：W先预充电，根据W线电位的变化，读1/0。断开充电回路。Z：加低电平，T截止，该单元未选中，保持原状态。单管单元是破坏性读出，读出后需重写。“0”：C无电荷，电平V0（低）CWZT外特性：“1”：C有电荷，电平V1（高）（3）工作Z加高电平，T导通，例.DRAM芯片2164（64K×1位）地址端：2164（64K×1）18916GNDCASDoA6A3A4A5A7A7～A0（入）数据端：Di（入）控制端：片选写使能WE=0写=1读电源、地空闲/刷新DiWERASA0A2A1Vcc分时复用，提供16位地址。Do（出）行地址选通RAS列地址选通CAS：=0时A7～A0为行地址高8位地址：=0时A7～A0为列地址低8位地址1脚未用，或在新型号中用于片内自动刷新。5.2.3半导体存储器逻辑设计需解决：芯片的选用、例1.用2114（1K×4）SRAM芯片组成容量为4K×8的存储器。地址总线A15～A0（低）,双向数据总线D7～D0（低）,读/写信号线R/W。给出芯片地址分配与片选逻辑,并画出M框图。1.计算芯片数动态M的刷新、（1）先扩展位数，再扩展单元数。主存的组织涉及：主存的校验。地址分配与片选逻辑、信号线的连接。2片1K×41K×84组1K×84K×88片M的逻辑设计、存储器寻址逻辑2.地址分配与片选逻辑（2）先扩展单元数，再扩展位数。4片1K×44K×42组4K×44K×88片芯片内的寻址系统(二级译码)芯片外的地址分配与片选逻辑为芯片分配哪几位地址，以便寻找片内的存储单元由哪几位地址形成芯片选择逻辑，以便寻找芯片存储空间分配：4KB存储器在16位地址空间（64KB）中占据任意连续区间。64KB1K×41K×41K×41K×41K×41K×41K×41K×4需12位地址寻址：4KBA15…A12A11A10A9……A0A11～A0000……0任意值001……1011……1101……1010……0100……0110……0111……1片选芯片地址低位地址分配给芯片，高位地址形成片选逻辑。芯片芯片地址片选信号片选逻辑1K1K1K1KA9～A0A9～A0A9～A0A9～A0CS0CS1CS2CS3A11A10A11A10A11A10A11A103.连接方式（1）扩展位数41K×41K×44101K×41K×44101K×41K×441041K×41K×441044A9~A0D7~D4D3~D044R/WA11A10CS3A11A10CS0A11A10CS1A11A10CS2（2）扩展单元数（3）连接控制线（4）形成片选逻辑电路某半导体存储器，按字节编址。其中，0000H～∼07FFH为ROM区，选用EPROM芯片（2KB/片）；0800H～13FFH为RAM区，选用RAM芯片（2KB/片和1KB/片）。地址总线A15～A0（低）。给出地址分配和片选逻辑。例2.1.计算容量和芯片数ROM区：2KBRAM区：3KB存储空间分配：2.地址分配与片选逻辑先安排大容量芯片（放地址低端），再安排小容量芯片。便于拟定片选逻辑。共3片A15A14A13A12A11A10A9…A0000000……0000001……1000011……10001001…1000010……00001000…0低位地址分配给芯片，高位地址形成片选逻辑。芯片芯片地址片选信号片选逻辑2K2K1KA10～A0A10～A0A9～A0CS0CS1CS2A12A11A12A11A12A115KB需13位地址寻址：ROMA12～A064KB1K2K2KRAMA10A15A14A13为全0设计一半导体存储器，其中ROM区4KB，选用ROM芯片（4K×4位/片）；RAM区3KB，选用RAM芯片（2KB/片和1K×4位/片）。地址总线A15～A0（低），双向数据总线D7～D0（低），读/写线R/W，地址有效信号VMA作业：1.给出芯片地址分配和片选逻辑式2.画出该存储器逻辑框图（各芯片信号线的连接及片选逻辑电路，注意：ROM的数据端是单向（出），不使用R/W；片选低电平有效）。(=1,片选有效；=0,片选无效)。VMA连至片选逻辑电路。5.2.4动态存储器的刷新1.刷新定义和原因定期向电容补充电荷刷新动态存储器依靠电容电荷存储信息。平时无电源供电，时间一长电容电荷会泄放，需定期向电容补充电荷，以保持信息不变。注意刷新与重写的区别。破坏性读出后重写，以恢复原来的信息。2.最大刷新间隔在此期间，必须对所有动态单元刷新一遍。各动态芯片可同时刷新，片内按行刷新非破坏性读出的动态M，需补充电荷以保持原来的信息。2ms3.刷新方法（按行读）。刷新一行所用的时间刷新周期（存取周期）刷新一块芯片所需的刷新周期数由芯片矩阵的行数决定。对主存的访问由CPU提供行、列地址，随机访问。2ms内集中安排所有刷新周期。CPU访存：4.刷新周期的安排方式死区用在实时要求不高的场合。动态芯片刷新：由刷新地址计数器提供行地址，定时刷新。（1）集中刷新R/W刷新R/W刷新2ms50ns（2）分散刷新各刷新周期分散安排在存取周期中。R/W刷新R/W刷新100ns用在低速系统中。2ms（3）异步刷新例.各刷新周期分散安排在2ms内。用在大多数计算机中。每隔一段时间刷新一行。128行≈15.6微秒每隔15.6微秒提一次刷新请求，刷新一行；2毫秒内刷新完所有行。R/W刷新R/W刷新R/WR/WR/W15.6微秒15.6微秒15.6微秒刷新请求刷新请求（DMA请求）（DMA请求）