硬件5 存储器

1第五章存储器本章要点1、存储器的基本概念、分类及主要外部特性。2、微机中存储系统的基本结构及作用。3、主存储器的主要技术指标。（内存、CACHE、辅存）4、存储器容量的表示与存储容量扩展基本原理。5.1存储器与存储系统5.1.1存储系统的层次结构一、主存储器简称主存或内存，是计算机主机的组成部分，容纳当前正在使用的或者经常要使用的程序和数据，CPU可以直接访问。程序只有被放入内存，才能被CPU执行。程序执行时所要读取访问的数据，也必须放在内存中。存储器：存放计算机程序和数据的设备。存储系统：包括存储器以及管理存储器的软硬件和相应的设备。是计算机的组成部分，工作过程中所有信息的暂存和永久保存。有了存储器，计算机才能连续自动地工作。主存存取速度较快，但容量受限,单位成本高,断电丢失信息(RAM)；辅存速度慢，但作为主存的“后备”，容量大,信息长久保存,单位成本低。简称辅存或外存，也是用来存储各种信息的，CPU要使用这些信息，须通过专门设备，先将信息传送到内存中来。三、高速缓冲存储器现代计算机在CPU与主存之间插设了一个由高速电子器件组成的容量不大、但速度却很高的存储器---高速缓冲存储器，简称高速缓存或Cache。二、辅助存储器CPU正在运行的程序和数据存放在主存，暂时不用的程序和数据存放在辅存，辅存只与主存进行数据交换。Cache的工作原理——程序访问的局部性：Cache的控制器预测决定将主存中的哪一个数据块先移进Cache中来，将主存地址变换成Cache地址去访问Cache；若不在Cache中(未命中)，就从主存调入直接送给CPU，同时将含有该地址的数据块调入Cache，以备CPU的下一步访问。Cache的引入:为解决CPU和主存之间的速度差距，提高整机的运算速度而设置的。Cache的特点：存取速度快，容量小，存储控制和管理由硬件实现。在较短时间内由程序产生的地址往往集中在存储器逻辑地址空间的很小范围内（指令分布的连续性和循环程序及子程序的多次执行）。数据分布不如指令明显，但对数组的访问及工作单元的选择可使存储地址相对集中。5一级L1与二级L2高速缓存微机中的Cache可分为内部Cache和外部Cache两种。集成到CPU芯片内的称内部Cache或L1，容量较小(PetiumⅢ为32KB，AMDK7已达128KB)但速度与CPU同速。外部Cache也称为二级Cache或L2，容量大(PⅡ、PⅢ为512KB，速度为CPU的一半)，起到CPU与主存之间的缓冲作用，可使CPU达到理想的运行速度。有的微处理器(如Intel的CeleronA系列)把CPU、L1和L2(128KB，与CPU同速)都集成到一个芯片上去。一般L2还具有错误自动检查校正(ECC)的功能。存储系统的层次结构CPUCACHE主存（内存）辅存（外存）就是把各种不同存储容量、不同存取速度及价格的存储器，按照一定的体系结构组织起来，使所放的程序和数据按照一定的层次分布在各种存储器中。结构如右图：5.1.2存储器的类型及特点1、半导体存储器：半导体材料制成的。多使用金属氧化膜半导体材料(MOS)制成容量较大的集成电路来作为主存。特点是集成度高、功耗小、工艺简单。一、按存储器在系统中的地位分类主存储器(内存)、辅助存储器(外存)、高速缓冲存储器。二、按存储介质分类2、磁表面存储器：金属或塑料基底上涂敷一层磁性材料，利用磁层来记录信息。工作时磁头在磁层上做相对运动，进行读或写的操作。如：磁盘、磁带、磁卡等结构形式，其特点是存储容量大、单位存储量的价格低。3、光存储器：通过改变光学媒介(光盘)上某些存储单元的某种光学性质，如对光的反射率大小、反射光极化方向等，分别对应于二进制数据0和1，实现数据的写入。通过光电检测器检出高反差状态的变化，并将其还原成所存储的“0”和“1”，实现数据的读取。光盘的存储容量大、价格低，可靠性高、寿命长，使用方便。三、按读写性质分类1、随机存储器RAM：又称读写存储器，机器运行期间可读、可写的存储器。存储的内容断电则消失，故称为易失性存储器。2、只读存储器ROM(ReadOnlyMemory)：使用时只能读出其中的信息而不能写入信息，且当电源断开以后，其中的信息也不会丢失，故又称为非挥发性存储器。常用的CD-ROM光盘也是只读存储器的一种。5.2半导体存储器目前计算机主存储器、高速缓冲存储器等都采用超大规模集成电路工艺制造，存取速度快、功耗低、体积小。5.2.1常用的半导体存储器一、随机存储器RAM2、动态（DRAM)：集成度高、价格便宜、存取速度略低，必须定时充电--刷新(Refresh)，主要用来构成大容量的主存。目前广泛采用半导体随机存储器RAM作为计算机的内存。1、静态(SRAM)：速度快，但结构复杂，集成度较低，价格高，通常只作为高速缓冲存储器(Cache)。SDRAM(SynchronousDRAM，同步动态存储器)：与系统时钟同步，即内存系统和CPU、主板使用相同的工作时钟。接口线多为168线，DIMM(DoubleInLineMemoryModules)内存条，如PC100,PC133，PC166等。SDRAM是过去几年PC机流行的标准内存类型配置。RDRAM（RambusDRAM）：RAMBUS公司开发的DRAM，可在很高的频率范围下通过一个简单的总线传输数据，引脚定义随命令而变，引脚数为正常DRAM的1/3。芯片采取异步成组数据传输协议，可达到很高的传输率，如PC800RDRAM数据传输率为3.2GB/s，RIMM4200整合了两条2.1GB/s带宽的内存通道，使数据传输率达4.2GB/s。DDRDRAM（DoubleDataRateDRAM，双数据传输率同步DRAM）在SDRAM的基础上，在时钟脉冲的上升沿和下降沿都可传输数据。数据传输速率是SDRAM的2倍，例如133MHz外频时（等效频率266MHz），带宽达2.1GB/s，200MHz外频时，带宽达3.2GB/s。共有184线，只有一个缺槽，如PC2100,PC2700等。DDRDRAM是目前主流的内存配置。对于显示卡中的显示缓存，有些已使用了更高级的同步图形显示存储器SGRAM(SynchronousGraphicsRAM)。掩模ROM：存储内容在制造时就写入了，不可修改。PROM：用户一次性可编程(OTP)。EPROM：可用紫外线擦除再用电重写。EEPROM：可在线电擦除与改写。现代计算机已经使用EEPROM或Flash存储器芯片装载BIOS程序，可以在线对BIOS进行升级。二、只读存储器ROM通常被用来存放固定不变的程序和数据，如微机中的监控程序、磁盘引导程序、基本输入输出(BIOS)等。12快速擦除读写存储器（FlashMemory）：是在EPROM与EEPROM基础上发展起来的，它与EEPROM相同之处是用电来擦除，但是它只能擦除整个区或整个器件。FlashMemory兼有ROM和RAM两者的性能，又有DRAM一样的高密度。目前价格已低于DRAM，芯片容量已接近于DRAM，是唯一具有大存储容量、非易失性、低价格、可在线改写和高速度（读）等特性的存储器，它是近年来发展很快很有前途的存储器，目前广泛应用于便携式计算机的PC卡内存领域。FlashMemory一、半导体存储器的基本组成5.2.2半导体存储器的基本结构及各部分的功能存储矩阵地址译码器三态双向缓冲器存储控制逻辑R/WCEOEA0A1An-1D0D1Dw-1•由大量的基本存储电路(单元)有规则地组合成存储矩阵（存储体），为区分不同的存储单元，须对每个单元进行编址，要选中唯一的单元，须采用地址译码器对输入的地址信号进行译码。存储器在某瞬时是进行读操作还是写操作，某时刻哪一片或哪几片投入工作，由CPU指挥存储器控制电路实现。存储单元内数据的传输要经三态缓冲器与系统的数据总线相连。1、存储矩阵一个基本单元电路只能存放一位二进制信息。为保存大量信息，需要将许多的基本单元电路按照一定的顺序排列成阵列的形式。例如，1024个基本单元可以排列成32×32的阵列。这样的阵列被称为存储矩阵。•字结构方式同一芯片上存放一个字的多个位的结构称之为字结构。优点：选中某个存储单元，其包含的各位信息可以从同一个芯片上同时读出。缺点：芯片封装所需的外引线(数据线)较多。排列方式：存储矩阵中基本存储电路通常有字结构和位结构两种排列方式。二、半导体存储器各部分功能15•位结构方式同一片芯片上存多个字的相同一位的结构称之为位结构。同一芯片中的各个基本单元电路都做成不同字的同一位。选中某一单元，其某位的信息就可以从该芯片中读出，其他位的信息则要从另外芯片中读出(可同时)，将多个芯片中读出的各个位的信息组合起来，才能得到一个字(或单元)的全部信息。优点：封装所需的引出线较少(只有一位数据线)。缺点：需要多个芯片组合在一起才能工作。通常用于DRAM和大容量的SRAM中。2、地址译码器功能：接收系统总线传来的地址信号，产生地址译码信号后选中存储矩阵中的某个或几个基本存储单元。（1）单译码方式：引线多，制造困难，适合小容量的存储器。存储器地址：存储单元的编号。地址空间：地址长度所限定能访问的存储单元数目。A0A1A2A3A4A5A6A7A8A9CEOEWE011023Y0Y1Y1023D0～D3读写控制电路地址译码器...编址方法：单译码，双译码例如：地址线10根，对应210=1024个状态，需要1024根译码线。单译码存储结构（1024×4位）（2）双译码方式：由两个译码器组成行列形式选中单元，可大大减少引线。适合大容量存储器，也称矩阵译码或复合译码。A0A1A2A3A4Y031-0Y31CEOEWED(I/O)读写控制电路行译码器0-00-3131-31A5A6A7A8A9X0X31列译码器例如：地址线10根，分X（行）、Y（列）方向各5根，25×25=1024个状态，需25+25=64根译码线。双译码存储结构（行地址，列地址）3、存储器控制电路基本引脚：芯片使能CE或芯片选择CS端、输出使能OE端、读／写控制R/W或写使能WE端。4、三态双向缓冲器功能：使系统中的各个存储器芯片的数据输入／输出端能够方便挂接到系统的数据总线(DB)上。半导体RAM的数据输入/输出控制电路多为三态双向缓冲器结构，ROM则为三态单向缓冲器结构。不对存储器芯片进行读/写操作时，应使其使能(或片选)信号和输出使能信号无效，这样该芯片的三态缓冲器对于系统的数据总线呈现高阻状态，使该存储器芯片与系统的数据总线完全隔离开。功能：通过存储器控制信号的引线端接收来自CPU或外部电路的控制信号，经过组合变换后，对存储矩阵、地址译码器和三态双向缓冲器进行控制。5.3主存储器主存储器或内存储器(简称内存)：计算机中用来存放当前正在执行的程序及其程序所使用的数据的存储器。CPU访问存储单元时，要根据它的地址进行查找。地址或地址码的长度限定能够访问的存储单元的数目，也称为地址空间。在存储器中是将8个二进制位定义为一个字节，将几个连续的字节定义为一个存储字，存储字的字长(位数)是字节的整数倍。5.3.1主存储器的基本组成与结构主要由存储体MB、地址寄存器MAR、地址译码器电路、读写电路、数据寄存器MDR和控制线路所组成的，如图所示：一、主存储器的基本组成CPU与主存之间的信息传送是通过存储器总线进行的，总线包括M位地址总线，N位数据总线和若干条控制信号线。地址总线与存储器的地址寄存器MAR相连，通过地址译码器可访问2Ｍ个存储单元。数据总线与存储器的数据寄存器相连，CPU与存储器一次最多可交换N位信息。MAR地址译码器存储体读写电路MDRM位地址总线...N位数据总线控制电路控制信号二、半导体存储器芯片2114（1K4SRAM）A6A7A5A4A3A2A1A0I/O1GNDCSA9A8WEVCC1011121314151617181234567892114I/O2I/O3I/O4引脚图：2114CSWEI/O1I/O2I/O3I/O421