结构化面试题库及评分标准表

第6章触发器和时序逻辑电路§6.1概述§6.2触发器的电路结构和动作特点§6.3触发器的逻辑功能及其描述方法§6.4时序逻辑电路的分析方法§6.5常用的时序逻辑电路§6.1概述触发器的特点：1、具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1。2、根据不同的输入信号可以置成1或0状态。能够存储1位二值信号的基本单元电路统称为触发器。触发器的输出状态不仅和当时的输入有关，还与它的历史状态有关。触发器具有记忆功能!组合逻辑电路...当时的输入...当时的输出构成组合逻辑电路的基本单元是门电路在前面所学习的组合逻辑电路中，仅仅决定于而在“时序逻辑电路”中，时序逻辑电路...当时的输出这，就要求时序逻辑电路必须具有记忆功能!...当时的输入不仅与有关...过去的输出而且与有关我们将要学习的“触发器”，它就具有记忆功能。触发器如何分类?按逻辑功能划分：R-S触发器；D触发器；J-K触发器；等等。按触发方式划分：电平触发方式；主从触发方式；边沿触发方式。§6.2触发器的电路结构和动作特点6.2.1基本RS触发器基本RS触发器（又称R-S锁存器）是各种触发器电路中结构形式最简单的一种。同时，它又是许多复杂电路结构触发器的一个组成部分。基本RS触发器的电路结构与动作特点&a&bQDRDSQ反馈反馈两个输出端复位输入端置位输入端使Q端为0使Q端为1电路结构和工作原理正是由于引入反馈，才使电路具有记忆功能!定义Q=1、Q=0为触发器的1状态；定义Q=0、Q=1为触发器的0状态；(1).设Q的初始状态为1(2).设Q的初始状态为00110011.输入=0，=1时：01QQ＆＆DRDSQQ＆＆0110DRDS11结论：当＝0、＝1时，不管Q端的初始状态是什么，最终必为0！DRDSDRDS01000110Qn：输入信号到来前触发器的状态，简称原状态；Qn+1：输入信号到来后触发器的状态，简称下状态。QnQn+1QQ＆＆01DRDSDRDS(1).设Q的初始状态为0(2).设Q的初始状态为1100111102.输入=1，=0时：10QQ＆＆DRDSQQ＆＆1001DRDSDRDS结论：当＝1、＝0时，不管Q端的初始状态是什么，最终必为1！DRDSQnQn+101000110Qn表示触发器的原状态；Qn+1表示触发器的下状态。10011011QQ＆＆10对下图电路来说，若RD、SD不一样，则Qn+1=RD。DRDSDRDS(1).设Q的初始状态为0(2).设Q的初始状态为100113.输入=1，=1时：QQ＆＆11DRDS010101QQ＆＆11DRDS01DRDS结论：当＝1、＝1时，不管Q的初始状态是什么，最终保持原状态!DRDSQnQn+101000110Qn表示触发器的原状态；Qn+1表示触发器的下状态。1001101111001111称为“保持”!QQ＆＆11对下图电路来说，若RD、SD不一样，则Qn+1=RD。DRDSDRDS114.输入=0，=0时：DRDSX＆a＆bQQ00XDRDS不管Q的初始状态是什么，当＝＝0同时存在时，Q、全是1。QDRDS假设b门翻转快11101&a&bQQDRDS0011110当==0同时变为1时，翻转快的门输出变为0，另一个门则不翻转。DRDS0&a&bQQDRDS0011111当==0同时变为1，翻转快的门输出变为0，另一个门则不翻转。1假设a门翻转快110DRDS&a&bQQDRDS00XX11当==0且同时变为1时，翻转快的门输出变为0，另一个门则不翻转。一般并不了解门的翻转速度，故而该电路的输出端可能处于失控状态。通常“禁止”和出现这种变化。DRDSDRDS1001100111&a&bQQDRDS0011&a&bQQDRDS0011如前所述，当==0时，只要它们不同时变为1，输出Qn+1总会有唯一值!DRDS000X001X输出状态不定!若RD、SD不一样，则Qn+1=RD。RDSDQnQn+101000110Qn表示触发器的原状态；Qn+1表示触发器的下状态。1001101111001111称为“保持”!01X010X111X保持00X禁止QQ＆＆DRDS动作特点基本RS触发器的输入端直接加在输出门上，所以输入信号能直接改变输出端的状态。故：RD——直接复位端；SD——直接置位端；基本RS触发器叫做直接置位、复位触发器。DSDRQQ表示低电平作输入信号，即低电平有效。基本RS触发器的功能表QnQn+1DRDS例：画出基本RS触发器的输出端波形图，假设Q端的初始状态为0。01X010X111X保持00X禁止QnQn+1QQ＆＆DRDSQQDRDSDRDS基本R-S触发器的小结1、基本RS触发器是双稳态器件，只要令==1，触发器即保持原有状态。稳态情况下，两输出互补。一般定义Q端的状态代表整个触发器的状态。DRDS2、在输入端加入负脉冲，可以使触发器状态发生变化：端加入负脉冲，使Q=1，称为“置位”或“置1”端；端加入负脉冲，使Q=0，称为“复位”或“清0”端。DSDSDRDR6.2.2同步RS触发器在数字系统中，为协调各部分的动作，常常要求某些触发器于同一时刻动作。为此，必须引入同步信号，使这些触发器只有在同步信号到达时才按输入信号改变状态。通常把这个同步信号叫做时钟脉冲，或称为时钟信号，简称时钟，用CP表示。受时钟脉冲控制的触发器统称为时钟触发器，以区别于直接置位、复位触发器。同步RS触发器就是一种时钟触发器。QQRDSD＆＆RDSD同步RS触发器的电路结构与工作原理＆＆RSCP“同步”的含义：由时钟CP决定R、S能否对输出端起控制作用。平时常为1平时常为1直接清零端直接置位端QQRDSD＆＆＆＆RSCP0被封锁被封锁11输出保持原态输出保持原态QQRDSD＆＆＆＆RSCP0被封锁被封锁11输出保持原态输出保持原态不管R、S取何种组合，输出都保持原态!QQ＆＆＆＆RSCP1被打开被打开RS输出遵循功能表之值输出遵循功能表之值DRDSQQ＆＆＆＆RSCP1被打开被打开RS输出遵循功能表之值输出遵循功能表之值只有在CP＝1时，才有下面的功能表。DRDS(1).输入R=0，S=0时：保持原状态输出端QQ＆＆＆＆RSCP00DRDS111100X保持CPRSQnQn+1QQ＆＆＆＆RSCP001输出保持11DRDS1输出端Q被置“1”(2).输入R=0，S=1时：11001QQRDSD＆＆＆＆RSCP01101X1QQRDSD＆＆＆＆RSCP0111CPRSQnQn+1100X保持01111010输出端Q被置“1”(3).输入R=1，S=0时：1输出端Q被清“0”10101QQRDSD＆＆＆＆RSCP10110X0QQRDSD＆＆＆＆RSCP1011CPRSQnQn+1100X保持0111101X11010输出端Q被清“0”10011(4).输入R=1，S=1时：禁止R与S同时从11变化为00!QQRDSD＆＆＆＆RSCP11111X禁止QQRDSD＆＆＆＆RSCP1111CPRSQnQn+1100X保持0111101X1110X00011该状态被禁止逻辑符号这根红颜色的线还表示一重含义：即“只有在时钟CP＝1时，它才表现出应有的逻辑功能；如果CP＝0，输出端Q则保持原状态”。“高电平有效”，QQRDSD＆＆＆＆RSCPQQRDSDRSC同步RS触发器的功能表前提：在CP＝1时才有01110011禁止RSQn+100保持*Qn+1为CP到来以后触发器的状态。QQRDSD＆＆＆＆RSCP＆＆CPQQ＆＆RS由它的功能表可见：在R、S不相等时，Q服从于S!同步RS触发器的功能表CPRSQn+1100保持10111100111禁止0XX保持例：画出同步RS触发器的输出端波形图。CPRSQQ假设Q的初始状态为0。在CP=0期间，触发器的状态“保持”不定同步R-S触发器的小结1.当CP=0时,无论R、S为何种取值组合，输出端均“保持原态”；2.只有当CP=1时,控制端R、S的取值组合才会在输出端有所反映，即有所谓“功能表”。QQRDSD＆＆＆＆RSCPQQRDSDRSC逻辑符号这根红颜色的线还表示一重含义：“高电平有效”，即“只有在时钟CP＝1时，它才表现出应有的逻辑功能；如果CP＝0，输出端Q则保持原状态”。逻辑符号这根绿颜色的线也表示一重含义：“低电平有效”，即“只有在时钟CP＝0时，它才表现出应有的逻辑功能；如果CP＝1，输出端Q则保持原状态”。QQRDSDRSC同步R-S触发器的动作特点在CP=1的全部时间里，S和R的变化都将引起触发器输出端的变化。QQRDSD＆＆＆＆RSCP结果：如果CP=1的期间内，输入信号多次发生变化，则触发器也会发生多次翻转，这就降低了电路的抗感扰的能力。CPSRQQ6.2.3主从触发器的电路结构与动作特点为了提高触发器的抗干扰能力，希望在每个CP周期里输出端的状态只能改变一次。为此，在同步RS触发器的基础上又设计出了主从结构触发器。11Q1QD1SD1R1S1R1C主从型RS触发器由两个同步RS触发器组成。主触发器从触发器时钟脉冲先使主触发器翻转，而后使从触发器翻转——“主从”2Q2QD2SD2R2S2R2CDSDRSRCP主从型RS触发器主从型RS触发器11Q1QD1SD1R1S1R1C主触发器从触发器2Q2QD2SD2R2S2R2CDSDRSRCP当时钟脉冲来临时（C=1）：主触发器发生翻转或保持，状态的变化取决于R、S；从触发器保持原有状态（因为C2=0）保持！只要C=1，触发器状态就保持原态！10主从型RS触发器11Q1QD1SD1R1S1R1C主触发器从触发器2Q2QD2SD2R2S2R2CDSDRSRCP当时钟脉冲下跳为“0”时（下降沿）：0主触发器保持时钟来临（C=0）时的状态；从触发器的状态变为主触发器此时的状态。输出主触发器的状态1010保持只要C=0，触发器就维持触发后的状态！该主从型RS触发器是下降沿触发。主从型RS触发器11Q1QD1SD1R1S1R1C主触发器从触发器2Q2QD2SD2R2S2R2CDSDRSRCP01010该主从型RS触发器是下降沿触发。DSDRRSCPQQ此符号表示延时输出。即输出状态的变化发生在CP信号的下降沿。主从型RS触发器主从RS触发器的功能表CPRSQn+100保持01110011禁止XXX保持主从型RS触发器多输入端的主从型RS触发器的图形符号表示为：21RRR21SSSDSDR1RCPQQR2R1SS2S＆＆主从型RS触发器11Q1QD1SD1R1S1R1C主触发器从触发器2Q2QD2SD2R2S2R2CDSDRSRCP主从型RS触发器存在的问题：由于主触发器本身是同步RS触发器，所以在CP=1期间，Q1和Q1的状态仍然会随S和R状态的变化而多次变化，而且输入信号仍需遵守约束条件：SR=0。例试求出主从型RS触发器的Q和Q端的电压波形。设触发器的初始状态为0。R、S不能同时出现从1跃变为0的状态！11Q1QD1SD1R1S1R1C2Q2QD2SD2R2S2R2CDSDRSRCP例：试求出主从型RS触发器的Q和Q端的电压波形。设触发器的初始状态为0。RSCP1Q1Q2Q2Q希望即使出现S=R=1的情况，触发器的状态也是确定的——主从JK触发器！主从型JK触发器1JK主从JK触发器在主从RS触发器的基础上完善得到的。即把主从RS触发器的输出端作为一对附加的控制信号接回到输入端（反馈），另外两个输入端用J、K表示。从触发器2Q2QD2SD2R2S2R2CD1S1Q1QD1R1S1R1C主触发器JK触发器有：五个输入（SD、RD、J、K、C）；两个输出（Q、Q）主从型JK触发器1JK从触发器2Q2QD2SD2R2S2R2CD1S1Q1QD1R1S1R1C主触发器JK触发器有：五个输入（SD、RD、J、K、C）；两个输出（Q、Q）主从型JK触发器1JK从触发器2Q2QD2SD2R2S2R2CD1S1Q1QD1R1S1R1C主触发器CQQDSDRQJSQQKQR主从型JK触发器1JK从触发器2Q2QD2S