《数字逻辑电路(A)》复习题第六章时序电路

时序逻辑电路一、选择题1．同步计数器和异步计数器比较，同步计数器的显著优点是。A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制。3．下列逻辑电路中为时序逻辑电路的是。A.变量译码器B.加法器C.数码寄存器D.数据选择器4.N个触发器可以构成最大计数长度（进制数）为的计数器。A.NB.2NC.N2D.2N5.N个触发器可以构成能寄存位二进制数码的寄存器。A.N-1B.NC.N+1D.2N6．7．同步时序电路和异步时序电路比较，其差异在于后者。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关8．一位8421BCD码计数器至少需要个触发器。A.3B.4C.5D.109.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用个触发器。A.2B.3C.4D.810．8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。A.1B.2C.4D.8二、判断题（正确打√，错误的打×）1．同步时序电路由组合电路和存储器两部分组成。（√）2．组合电路不含有记忆功能的器件。（√）3．时序电路不含有记忆功能的器件。（×）4．同步时序电路具有统一的时钟CP控制。（√）5．异步时序电路的各级触发器类型不同。（×）6．环形计数器在每个时钟脉冲CP作用时，相临状态仅有一位触发器发生状态更新。（×）7．环形计数器如果不作自启动修改，则总有孤立状态存在。（√）8．计数器的模是指构成计数器的触发器的个数。（×）10．D触发器的特征方程Qn+1=D，而与Qn无关，所以，D触发器不是时序电路。（×）13．同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。（×）14．利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为0状态。（√）三、填空题1．寄存器按照功能不同可分为两类：寄存器和寄存器。2．数字电路按照是否有记忆功能通常可分为两类：、。3．由四位环形移位寄存器构成的顺序脉冲发生器可产生个顺序脉冲。4．时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。5．用电位触发的D触发器（同步式触发器）构成的寄存器称为。6.n个触发器构成的环形计数器，其模数是，又是进制计数器，也是一个分频电路，也是一个顺序脉冲发生器。该环形计数器自启动能力的。7.n个触发器构成的扭环形计数器，其模数是，又是进制计数器，也是一个分频电路，该环形计数器自启动能力的。四、时序电路的分析1、分析以下电路，说明电路功能。2、分析下图所示时序电路，作出状态表和状态图，指出其逻辑功能。第七章答案一、选择题1．A2．D3．C4．D5．B6．A7．B8．B9．B10．D11．D12．A13．B14．AB15．A16．C二、判断题1.√2.√3.√4.√5.×6.×7.√8.×9.×10.×11.√12.×13.×14.√三、填空题1．移位数码2．组合逻辑电路时序逻辑电路3．44．同步异步5．锁存器6．N,nnn无7．2n,偶数，2n无四、1.（1）、01QJ，10QJ，110KK（2）、nnQQQ1011、nnQQQ0110（3）、Q1nQ0nQ1n+1Q0n+10010010010011100（4）、该电路是3进制减法计数器2.驱动方程状态方程:一个五进制加法计数器