1可编程逻辑器件概述

第一章可编程逻辑器件概述哈尔滨工业大学(威海)信息工程学院电子工程系第一章可编程逻辑器件概述1.PLD发展概述2.PLD分类3.PLD可编程原理4.可编程逻辑产品介绍5.CPLD/FPGA编程原理6.CPLD/FPGA结构简介7.FPGA与CPLD区别附录1.PLD发展概述专用集成电路ASIC(applicationspecificintegratedCircuit)概念:􀁺广义概念-􀁺专门为某一应用领域或为专门用户需要而设计、制造的LSI或VLSI电路，它可以将某些专用电路或电子系统设计在一个芯片上，构成单片集成系统。􀁺狭义概念-􀁺它是根据某一用户的特定要求，能以低制作成本、短交货周期供货的半定制、定制电路以及PLD和FPGA电路。带来的结果-“今天的线路板就是明天的专用电路”1.PLD发展概述ASIC发展原因:􀁺通用的、标准的集成电路已不能完全适应电子系统的急剧变化和更新换代。各个电子系统厂家都希望生产出具有自己特色的合格产品，只有ASIC产品才能达到这种要求。这也就是自80年代中期以来，ASIC得到广泛重视的根本原因。ASIC发展带来的结果:􀁺ASIC电路的蓬勃发展推动着设计方法和设计工具的完善，同时也促进着系统设计人员与芯片设计人员的结合和相互渗透。1.PLD发展概述•20世纪70年代中期出现了可编程逻辑阵列（PLA－ProgrammableLogicArray）器件•20世纪70年代末美国AMD公司率先推出了可编程阵列逻辑（PAL－ProgrammableArrayLogic）器件•20世纪80年代初Lattic公司发明了通用阵列逻辑（GAL－GenericArrayLogic）器件•20世纪80年中期Altera公司一种新型的可察除、可编程逻辑器件（EPLD－ErasableProgrammableLogicDevice）•1985年Xilinx公司首家推出了现场可编程逻辑（FPGA－FieldProgrammableGateArray）器件•20世纪80年末期Lattice公司提出了在系统可编程技术之后，相继出现一系列具备在系统可编程能力的复杂可编程逻辑器件（CPLD－ComplexPLD）•20世纪90年以后高密度PLD在生产工艺,集成CPU核，DSP核，PLL核等。过百万门。1.PLD发展概述2.PLD分类•集成电路（IC）－integratedcircuit•ASIC－applicationspecificintegratedCircuit•掩膜版图－layout•集成度－等效门（gateequivalent)•特征尺寸－featuresize•FPGA—fieldprogrammablegatearray现场可编程门阵列•SOC—systems-on-a-chip片上系统基本概念2.PLD分类•PROM（ProgrammableReadOnlyMemory）可编程只读存储器•PLA（ProgrammableLogicArray）可编程逻辑阵列•PAL（PragrammableArrayLogic）可编程阵列逻辑•GAL（GenericArrayLogic）通用阵列逻辑器件•EPLD（ErasablePLD）可擦除编程逻辑器件•FPGA（FieldProgrammableGateArray）现场可编程门阵列•CPLD（ComplexProgrammableLogicDevice）复杂的可编程逻辑器件•SOPC（SystemOnProgrammableChip）基本概念2.PLD分类按集成度(PLD)分类2.PLD分类2.PLD分类可编程逻辑器件大致的演变过程按时间分类•按结构分类：乘积项结构器件查找表结构器件•按编程工艺分：熔丝型器件反熔丝型器件EPROM型EEPROM型SRAM型FLASH型2.PLD分类PLD的逻辑符号表示方法与门乘积项2.PLD分类PROM结构•与阵列为全译码阵列，器件的规模将随着输入信号数量n的增加成2n指数级增长。因此PROM一般只用于数据存储器，不适于实现逻辑函数。•EPROM和EEPROM2.PLD分类用PROM实现组合逻辑电路功能实现的函数为：BABAF1BABAF2BAF3固定连接点（与）编程连接点（或）2.PLD分类PLA结构•PLA的内部结构在简单PLD中有最高的灵活性。2.PLD分类PAL结构•与阵列可编程使输入项增多，或阵列固定使器件简化。•或阵列固定明显影响了器件编程的灵活性2.PLD分类BnAn“或”阵列（固定）SnCn+1“与”阵列(可编程)CnnnnnnnnnnnnnnnnnnnnnCBCABACCBACBACBACBAS1AnBnCnAnBnCnAnBnCnAnBnCnAnBnAnCnBnCn用PAL实现全加器2.PLD分类GAL结构•GAL器件与PAL器件的区别在于用可编程的输出逻辑宏单元（OLMC）代替固定的或阵列。可以实现时序电路。逻辑宏单元OLMCPROM原理3.PLD可编程原理数据地址D0D10000011010101101与阵列(不可编程)或阵列(可编程)A0A1A2A3W0W1W2W3F0F1F2F3半加器逻辑:F0=A0A1+A0A1F1=A0A1w0=A0A1w1=A0A1w2=A0A1w3=A0A1F0=D0(w0)+D0(w1)+D0(w2)+D0(w3)F1=D1(w0)+D1(w1)+D1(w2)+D1(w3)简单PLD原理典型的PLD由一个“与”门和一个“或”门阵列组成，而任意一个组合逻辑都可以用“与一或”表达式来描述，所以，PLD能以乘积和的形式完成大量的组合逻辑功能3.PLD可编程原理简单PLD原理3.PLD可编程原理比如实现F0=A0A1+A0A1F1=A0A14.可编程逻辑产品介绍排名公司销售额(亿)美金占有率1Altera5.9630.12Xilinx5.7429.03Vantis2.2011.14Lattice2.1811.05Actel1.397.06Luccent0.854.37Cypress0.442.28Atmel0.422.19Philips0.281.410Quicklogic0.241.2最大的PLD生产厂家•–最大的PLD供应商之一•–FPGA的发明者，最大的PLD供应商之一•–ISP技术的发明者•–提供军品及宇航级产品4.可编程逻辑产品介绍4.可编程逻辑产品介绍4.1Altera公司FPGA和CPLD器件系列ACEX系列FPGAMAX系列CPLDCyclone系列FPGA低成本FPGACycloneII系列FPGAStratixII系列FPGA4.可编程逻辑产品介绍4.2Lattice公司CPLD器件系列4.3Xilinx公司的FPGA和CPLD器件系列Virtex-4系列FPGASpartanⅡ&Spartan-3&Spartan3E器件系列XC9500&XC9500XL系列CPLD5.CPLD/FPGA编程原理•CPLD基于乘积项原理•FPGA基于查找表原理乘积项原理同之前的PLD编程原理查找表（Look-Up-Table)简称为LUT，LUT本质上就是一个RAM。目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16x1的RAM。PLD/FPGA开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM,每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。5.CPLD/FPGA编程原理查找表的基本原理N个输入的逻辑函数需要2的N次方的容量的SRAM来实现，一般多于输入的查找表采用多个逻辑块级连的方式查找表与门查找表与门查找表与门d[3..0]d[7..4]d[11..0]5.CPLD/FPGA编程原理6.CPLD/FPGA结构简介五个部分：逻辑阵列块、宏单元、扩展乘积项、可编程连线阵列和I/O控制块。FLEX10K内部结构6.CPLD/FPGA结构简介LE逻辑:一个LAB包括8个逻辑单元（LE）,每个LE包括一个LUT，一个触发器和相关的相关逻辑。6.CPLD/FPGA结构简介编程举例这个电路是一个很简单的例子，只需要一个LUT加上一个触发器就可以完成。对于一个LUT无法完成的的电路，就需要通过进位逻辑将多个单元相连，这样FPGA就可以实现复杂的逻辑。6.CPLD/FPGA结构简介FPGA资源介绍6.CPLD/FPGA结构简介FPGA资源介绍6.CPLD/FPGA结构简介FPGA基于SRAM的架构，集成度高，以LE（包括查找表、触发器及其他）为基本单元，有内嵌Memory、DSP等，支持IO标准丰富。具有易挥发性，需要有上电加载过程。在实现复杂算法、数据处理、中有广泛应用。CPLD基于EEPROM工艺，集成度低，以MicroCell（包括组合部分与寄存器）为基本单元。系统断电时编程信息也不丢失，可以重复写入。地址译码、简单控制、FPGA加载等设计中有广泛应用。7FPGA与CPLD区别7CPLD与FPGA的区别CPLDFPGA内部结构Product－termLook－upTable程序存储内部EEPROMSRAM，外挂EEPROM资源类型组合电路资源丰富触发器资源丰富集成度低高使用场合完成控制逻辑能完成比较复杂的算法速度慢快其他资源－EAB，锁相环保密性可加密一般不能保密•FPGA采用SRAM进行功能配置，系统掉电后，SRAM中的数据丢失。需外加EPROM，系统每次上电自动将数据引入SRAM中。•CPLD器件一般采用EEPROM存储技术，可重复编程，并且系统掉电后，EEPROM中的数据不会丢失，适于数据的保密。7CPLD与FPGA的区别•FPGA器件含有丰富的触发器资源，易于实现时序逻辑，如果要求实现较复杂的组合电路则需要几个CLB结合起来实现。•CPLD的与或阵列结构，使其适于实现大规模的组合功能，但触发器资源相对较少。7CPLD与FPGA的区别•FPGA为细粒度结构，FPGA内部有丰富连线资源，CLB分块较小，芯片的利用率较高。•CPLD为粗粒度结构。CPLD的宏单元的与或阵列较大，通常不能完全被应用，且宏单元之间主要通过高速数据通道连接，其容量有限，限制了器件的灵活布线，因此CPLD利用率较FPGA器件低。7CPLD与FPGA的区别•FPGA为非连续式布线，FPGA器件在每次编程时实现的逻辑功能一样，但走的路线不同，因此延时不易控制，要求开发软件允许工程师对关键的路线给予限制。•CPLD为连续式布线。CPLD每次布线路径一样，连续式互连结构消除了分段式互连结构在定时上的差异，并在逻辑单元之间提供快速且具有固定延时的通路。CPLD的延时较小。7CPLD与FPGA的区别•EPM7128SLC84－10–EPM7：产品系列为EPM7000系列–128：有128个逻辑宏单元–S：电压为5V，AE为3.3V，B为2.5V–L：封装为PLCC，Q代表PQFP等–C：商业级（Commercial）0～70度，I：工业级（Industry），－40～85度M：军品级（Military），－55～125度–84：管脚数目–10：速度级别ALTERA具体型号含义7CPLD与FPGA的区别ALTERA具体型号含义EP3C25E144C8NEP3表示3代，C25E表示型号144指的是pin的个引脚，C表示商用，8是速度等级，最慢的，速度等级6是最快的，7在中间N表示有铅无铅EP3C25E144C8N7CPLD与FPGA的区别管脚的定义•特殊功能的管脚–电源脚VCC和GND，VCC一般分为VCCINT和VCCIO两种–JTAG管脚：实现在线编程和边界扫描–配置管脚（FPGA）：由EEPROM配置芯片•信号管脚–专用输入管脚：全局时钟、复位、置位–可配置其功能为：输入、输出、双向、三态7CPLD与FPGA的区别在系统编程技术ISP－(InSystemProgram