常用逻辑电平应用

常用逻辑电平应用交流主题逻辑电平种类及特性•同类型电平互连•不同类型电平互连逻辑电平种类1、低速TTL、LVTTLCMOS、LVCMOS2、高速LVDSLVPECLCML低速逻辑电平特性1、低速逻辑电平特性比较电平类型VCCVOHVOLVIHVILTTL5V≥2.4V≤0.5V≥2.0V≤0.8VCMOS5V≥4.45V≤0.5V≥3.5V≤1.5VLVTTL3.3V≥2.4V≤0.4V≥2.0V≤0.8VLVCMOS3.3V≥3.2V≤0.1V≥2.0V≤0.7V低速逻辑电平特性2、汇总1）CMOS的噪声容限优于TTL2）CMOS与TTL不能直接互连TTL不能直接驱动CMOSLVCMOS可以直接驱动LVTTL，反之驱动最好加上驱动器，否则电平比较临界3）不适用于高速应用信号摆幅大，信号沿变化时间长，不利于高速传输单端信号传输，易受干扰，不利于远距离传输高速逻辑电平特性比较高速逻辑电平特性逻辑电平输出摆幅输入摆幅最高速率功耗LVDS350mV100mV655Mbps小LVPECL800mV310mV3.125Gbps高CML800mV400mV10+Gbps中LVDS介绍1、LVDS输入输出结构图1LVDS结构负载功耗1.2mWLVDS介绍2、LVDS特性电流驱动，恒流源3.5mA发送端差分对输出摆幅±350mV（247mV-454mV）输出信号共模电平1.025V-1.375V接收端差分对输入摆幅±100mV输入信号电平范围0-2.4V输入直流偏置电平范围0.227V-2.173V，不满足此要求考虑用AC耦合适用于长距传输，速率低于2Gbps注：标准推荐最高传输速率为655Mbps，理论上，在一个无损耗的传输线上，最高传输速率可达1.923GbpsLVPECL介绍1、LVPECL输入输出结构图2LVPECL输出结构图3LVPECL输入结构LVPECL介绍2、LVPECL特性电流驱动，14mA电流源，输入阻抗高，输出阻抗低，驱动能力强发送端差分对输出最小800mV接收端差分对输入摆幅最小310mV输出信号共模电平VCC-1.3V适用于高速传输，由于匹配电路稍显复杂，走线易造成分叉，所以不适用于极高速率由于任何时刻内部三极对管总有一个处于导通有电流状态，因此功耗较大电源纹波对信号影响较小，多用于高抖动性的时钟应用中CML介绍1、CML输入输出结构图4CML输入输出结构图5CML输出信号OUT+或OUT-电平CML介绍2、CML特性16mA电流源，输入阻抗高，输出阻抗低，驱动能力强发送端差分对输出最小800mV接收端差分对输入摆幅最小400mV输出信号共模电平VCC-0.2V输入输出匹配集成于片内，电路结构简单支持速率高达10Gbps高速逻辑电平比较LVDS、LVPECL、CML特性比较外部匹配方式复杂程度：LVPECL＞LVDS＞CML功耗比较：LVPECL＞CML＞LVDS工作速率比较：CML＞LVPECL＞LVDS说明：都是电流驱动，适用于高速应用LVDS的输入摆幅远小于其他两种电平，噪声容限小，无法支持极高速应用均支持交流或直流耦合方式标准规范，仅LVDS支持国际标准规范TIA/EIA-644同类型电平互连1、互连种类1）LVDS与LVDS2）LVPECL与LVPECL3）CML与CML2、互连方式1）直流耦合2）交流耦合说明：直流耦合适用于共模噪声下，板内短距离互联交流耦合适用于共模噪声大、远距离、跨单板、不同直流偏置电压的电平互连LVDS与LVDS1、直流耦合直流耦合仅需100欧姆匹配电阻，在PCB上应紧靠近接收端放置图6LVDS直流耦合LVDS与LVDS图7LVDS交流耦合耦合2、交流耦合交流耦合，直流通路隔断，若接收器端未加内部偏置，应在片外增加直流偏置，范围0.227V-2.173V,典型值取1.2VLVPECL与LVPECL1、直流耦合R1=130ΩR2=82Ω图8LVPECL直流耦合LVPECL与LVPECL2、交流耦合R1=142Ω（140Ω-200Ω）图9LVPECL交流耦合(a)(b)R2=82ΩR3=130ΩR2=2.7kΩR3=4.3kΩCML与CML1、直流、交流耦合图10CML直流耦合图11CML交流耦合不同类型电平互连1、互连种类1）LVPECL到CML、CML到LVPECL2）LVPECL与LVDS、LVDS到LVPECL3）LVDS到CML、CML到LVDS2、互连方式1）交流耦合2）直流耦合不同类型电平互连互连种类选择不同电平互连，由于参考点和共模偏置电压的差异，采用直流耦合方式互连，会增加电阻分压匹配网络的复杂性，实际操作时不利于PCB走线和阻抗匹配，无法隔离线路上的共模噪声，不适用于高速应用，因此两种电平互连基本采用交流耦合方式LVPECL与CML互连1、LVPECL到CMLLVPECL发送侧摆幅800mV，CML接收侧摆幅最低400mV，将LVPECL的输出摆幅衰减1/3，得出下面的公式：R1/R1+R2+50=2/3，其中R1为直流偏置电阻，根据LVPECL特性取值150欧姆算出R2=25欧姆图12交流耦合方式2、CML到LVPECL为了防止LVPECL接收端摆幅太大，可以在差分对上串电阻衰减，需要权衡线路侧阻抗匹配图13交流耦合方式LVPECL与CML互连LVPECL与LVDS互连1、LVPECL到LVDS交流耦合，为了保证两边电平的直流偏置，相应得增加了偏置电阻，两种互连方式，电阻取值：（a）R1=150Ω，R2=100Ω（b）R1=150Ω，R2=5KΩ图14交流耦合方式(a)(b)2、LVDS到LVPECL保证LVPECL侧直流偏置VCC-1.3V以及50欧姆阻抗，相应得增加了偏置电阻，电阻取值：R1=82Ω，R2=130Ω图15交流耦合方式LVPECL与LVDS互连LVDS与CML互连1、LVDS到CMLCML的输入端内置50欧电阻，外部无需任何匹配电阻。图16交流耦合方式2、CML到LVDS为了保证LVDS侧的直流偏置，增加R1的偏置电路R1=5KΩ图17交流耦合方式LVDS与CML互连谢谢！