第九章定时计数器及可编程接口芯片8253

第九章定时/计数器及可编程接口芯片8253合肥工业大学计算机与信息学院2012-02微型计算机原理及其应用2第九章定时/计数器及可编程接口芯片82539.1定时器/计数器概述9.2可编程定时/计数器芯片8253工作原理9.38253应用举例39.1定时器/计数器概述定时与计数的联系计数将外部对象的数量、事件的发生次数等转化为电脉冲数量，并进行度量。增量计数计数脉冲到来后，计数值加1。用于对事件的累计，关心的是当前计数的数值。减量计数计数脉冲到来后，计数值减1。用于限量计数，关心的是计数终止的时刻。定时本质也是计数。对周期恒定的脉冲时钟信号进行计数即为定时——减量计数。49.1定时器/计数器概述定时的实现方式纯硬件定时搭建专门的硬件电路实现。特点：需要额外的硬件电路，且定时值不能改变。软件定时根据延时时间，设计一段延时子程序实现。特点：无需额外的硬电路，定时值可通过程序修改，但在定时期间，会占用CPU，从而降低其用率。可编程的硬件定时用软件和硬件结合的方法（即可编程专用芯片）实现。特点：综合前述两者的优点。5第九章定时/计数器及可编程接口芯片82539.1定时器/计数器概述9.2可编程定时/计数器芯片8253工作原理9.38253应用举例61.8253的内部结构和引脚信号2.8253的工作方式3.8253初始化编程和门控信号9.2可编程定时/计数器芯片8253工作原理79.2.18253的内部结构和引脚信号内部结构WRA0A1CS数据总线缓冲器读/写逻辑控制寄存器计数器0计数器1计数器2GATE1D0D7~RDCLK1OUT1CLK2GATE2OUT2CLK0GATE0OUT0片内总线89.2.18253的内部结构和引脚信号芯片封装双列直插24根引脚D7D6D5D4D3D2D1D0CLK0OUT0GATE0GNDOUT1GATE1CLK1GATE2CLK2A0A1OUT2WRRDCSVCC825324232221201918171615141312345678910111299.2.18253的内部结构和引脚信号数据总线缓冲器8位三态双向缓冲器。CPU与8253间所有数据的传送通道。接收CPU送来的数据(计数值)和控制信息(控制字)。高阻态时，可以保证在芯片未被选中时和系统总线处于“隔离”状态。对应引脚D7～D0连接对象：系统数据总线。109.2.18253的内部结构和引脚信号读/写控制逻辑8253内部控制电路，用于将CPU发出的控制信号转变为内部操作的控制信号，指导内部各单元协调工作。对应引脚CS：片选信号输入引脚，低电平有效。由地址总线经译码电路产生。RD：读信号输入引脚，低电平有效。WR：写信号输入引脚，低电平有效。A1、A0：端口选择信号输入引脚。A1A0选择00计数器001计数器110计数器211控制字寄存器119.2.18253的内部结构和引脚信号读/写控制逻辑（续）CSA1A0RDWR功能00000101001110101010写计数器0写计数器1写计数器2写方式控制字00000101001101010101读计数器0读计数器1读计数器2无效8253的端口操作129.2.18253的内部结构和引脚信号计数器通道0~2三个完全相同的计数器/定时器通道0~2。内部结构计数初值寄存器CR16位，存放CPU送来的计数初值。必须在计数/定时启动之前，用输出指令OUT设定。计数器执行部件CE16位减1计数器，初值=CR值。对CLK引脚输入的脉冲计数。每出现一个脉冲，计数值减1。减至零时，OUT引脚输出电平或脉冲信号。CPU不能直接访问。控制逻辑CRHCRLCEHCELOLHOLL计数初值寄存器CR计数执行部件CE输出锁存器OL139.2.18253的内部结构和引脚信号计数器通道0~2（续）输出锁存器OL16位，锁存CE值，供CPU读取。一般跟随CE变化。当收到CPU的锁存命令时，锁定当前计数值，待CPU读取后，继续跟随变化。对应引脚GATEn：门控信号输入端。允许/禁止、启动/停止计数等。CLKn：脉冲信号输入端。触发CE的减1计数。时钟脉冲频率不能大于2MHz。OUTn：计数/定时完成信号输出端。用电平或脉冲方式，通知CPU计数/定时完成。控制逻辑CRHCRLCEHCELOLHOLL计数初值寄存器CR计数执行部件CE输出锁存器OLCLKGATEOUT149.2.18253的内部结构和引脚信号控制字寄存器8位，存放CPU送来的控制字。控制字的作用选定计数器通道；指定三个独立计数器通道的工作方式；指定读写格式和计数的方式。控制字写入时，所有控制逻辑电路立即复位，8253的OUT输出引脚进入初始状态159.2.18253的内部结构和引脚信号8253与微机系统的连接CLKGATEOUTD0~D7WRRDA1A0CSDBIOWIORA1A0译码器高位地址A15-A282538253占用4个接口地址：计数器0计数器1计数器2控制寄存器(决定8253的I/O地址)共三组接外设161.8253的内部结构和引脚信号2.8253的工作方式3.8253初始化编程和门控信号9.2可编程定时/计数器芯片8253工作原理179.2.28253的工作方式8253计数器的启动方式软件启动CPU对指定计数器编程后自动启动计数，即写入计数初值后的第1个CLK脉冲的下降沿开始计数。前提条件：GATE引脚保持高电平(GATE为低则禁止计数)。硬件启动CPU对指定计数器编程后并不马上开始计数，而是由门控信号GATE的上升沿触发开始计数。189.2.28253的工作方式六种基本工作方式方式0（计数结束中断）方式1（可编程单稳态输出）方式2（比率发生器）方式3（方波发生器）方式4（软件触发选通）方式5（硬件触发选通）199.2.28253的工作方式方式0——计数结束中断工作过程控制字写入后，OUT引脚输出低电平。计数初值写入后的下一个CLK脉冲，开始计数。计数值减为0时，OUT引脚输出高电平。(中断请求信号)软件启动①②④③⑤GATEOUTCLK031244方式0WR写入控制字写入计数初值下一个时钟脉冲保持高电平送8259A209.2.28253的工作方式方式0——计数结束中断（续）特点计数初值不会自动重装，故只计数一遍。（OUT保持高）在计数过程中，写入新的计数初值，则计数器以该值为初值，重新开始计数。当GATE=1时，允许计数，GATE=0时，停止计数。当GATE从低变为高时，则继续计数。219.2.28253的工作方式方式1——可编程的单稳态触发器工作过程控制字写入后，OUT引脚输出高电平。计数初值写入后，OUT引脚保持高电平。GATE引脚的门控信号上升沿后的下一个CLK脉冲，开始计数。同时，OUT引脚变为低电平。计数值减为0时，OUT引脚输出高电平。硬件启动①②⑤④⑥③GATEOUTCLK031244方式1WR负的单脉冲，宽度4×TCLK229.2.28253的工作方式方式1——可编程的单稳态触发器（续）特点计数初值不会自动重装，但可通过GATE引脚再次出现上升沿，实现重装初值。若当前计数未结束，GATE引脚出现上升沿，则计数器重新开始计数，即负脉冲的宽度为两次计数过程之和。计数过程中写入新初值不影响本次计数。239.2.28253的工作方式方式2——分频（比率）发生器工作过程控制字写入后，OUT引脚输出高电平。计数初值写入后的下一个CLK脉冲，开始计数。计数值减到1时，OUT引脚输出低电平，维持一个TCLK，又变为高电平，且计数初值自动重装，重新开始计数。软硬件启动03124GATEOUTCLK4方式2031240312403124WR①②⑤④③周期为4×TCLK的负脉冲，宽度TCLK249.2.28253的工作方式方式2——分频（比率）发生器（续）特点自动重装计数初值，输出固定频率的脉冲。计数过程中，GATE引脚变低，则暂停计数。若GATE引脚出现上升沿，则从初值重新开始计数。计数过程中写入新初值不影响本次计数，影响下次计数。259.2.28253的工作方式方式3——方波发生器工作过程控制字写入后，OUT引脚输出高电平。计数初值写入后的下一个CLK脉冲，开始计数。当计数到一半值时，OUT引脚输出变低，直至计数到1。OUT引脚输出高，计数初值自动重装，重新开始计数。软硬件启动03124GATEOUTCLK4方式3031244WR①②⑤④③前N/2或(N+1)/2个CLKOUT为高后N/2或(N-1)/2个CLKOUT为低269.2.28253的工作方式方式3——方波发生器（续）特点自动重装计数初值，输出前高后低的方波信号。计数过程中，GATE引脚变低，则暂停计数，OUT引脚输出高电平。若GATE引脚出现上升沿，则从初值重新开始计数。计数过程中写入新初值不影响本次计数，影响下次计数。279.2.28253的工作方式方式4——软件触发选通信号发生器工作过程控制字写入后，OUT引脚输出高电平。计数初值写入后的下一个CLK脉冲，开始计数。计数值减到0时，OUT引脚输出低电平，维持一个TCLK，又变为高电平，计数停止。软件启动GATEOUTCLK031244方式4WR①②⑤④③289.2.28253的工作方式方式4——软件触发选通信号发生器（续）特点计数初值不会自动重装，只计数一遍。当GATE=1时，允许计数，GATE=0时，停止计数。计数过程中如改变计数值，则按新值重新开始计数。299.2.28253的工作方式方式5——硬件触发选通信号发生器工作过程控制字写入后，OUT引脚输出高电平。计数初值写入后，不启动计数。待GATE引脚出现上升沿后，从下一个CLK脉冲开始计数。计数值减到0时，OUT引脚输出低电平，维持一个TCLK，又变为高电平，计数停止。硬件启动GATEOUTCLK031244方式5WR①②⑥⑤③④309.2.28253的工作方式方式5——硬件触发选通信号发生器（续）特点计数初值不会自动重装，只计数一遍。计数过程中，若改变计数初值，但没有GATE上升沿触发，不影响当前计数；若有则立即按新重新开始计数。计数过程中如出现GATE上升沿，则重新开始计数。319.2.28253的工作方式工作方式小结启动计数终止计数自动重复更新初值OUT波形方式0软件（暂停）GATE=0无立即有效方式1硬件/无下一轮有效方式2软/硬件GATE=0有方式3软/硬件GATE=0有方式4软件（暂停）GATE=0无方式5硬件/无负的单个宽脉冲负的单个宽脉冲负的单个窄脉冲负的单个窄脉冲对称方波周期性负脉冲下一轮有效下一轮有效下一轮有效下一轮有效329.2.28253的工作方式六种工作方式比较方式0：写入控制字后，OUT立即变低，计数结束后，OUT由低变高，常用作中断源信号。该方式可用来实现定时或对外部事件进行计数。方式1：产生单脉冲。方式2：产生序列负脉冲，每个负脉冲宽度与CLK脉冲周期相同。方式3：产生连续方波。方式4：软件触发计数。方式5：硬件触发计数。对时钟脉冲n分频计数器回0后，OUT端输出一个宽度等于时钟周期的负脉冲331.8253的内部结构和引脚信号2.8253的工作方式3.8253初始化编程和门控信号9.2可编程定时/计数器芯片8253工作原理349.2.38253初始化编程和门控信号门控信号GATE的功能359.2.38253初始化编程和门控信号8253的初始化对使用的计数器进行初始化，可不按计数器编号顺序。初始化内容：先写控制字，再送计数初值；如送16位初值，则需要先送低8位，再送高8位。预置的初值要经过一个CLK脉冲的上升沿和下降沿后，才能被装入CE。控制字写入控制口，每个计数器的计数初值写入各自计数器口。写控制字写计数值低8位写计数值高8位*非必须写入顺序：可按计数器分别写入控制字和初