第21章 触发器和时序逻辑电路

下一页总目录章目录返回上一页第21章触发器和时序逻辑电路21.1双稳态触发器☆☆21.2寄存器☆21.3计数器☆21.5由555定时器及其应用下一页总目录章目录返回上一页本章要求1.掌握R－S、J－K、D触发器的逻辑功能及不同结构触发器的动作特点。2.掌握寄存器、移位寄存器、二进制计数器、十进制计数器的逻辑功能，会分析时序逻辑电路。3.学会使用本章所介绍的各种集成电路。4.了解集成定时器及由它组成的单稳态触发器和多谐振荡器的工作原理。第21章触发器和时序逻辑电路下一页总目录章目录返回上一页电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。时序逻辑电路的特点：下面介绍双稳态触发器，它是构成时序电路的基本逻辑单元。下一页总目录章目录返回上一页21.1双稳态触发器21.1.2J－K触发器21.1.3D触发器21.1.4触发器逻辑功能转换21.1.1R－S触发器下一页总目录章目录返回上一页21.1双稳态触发器特点：1、有两个稳定状态“0”态和“1”态；2、能根据输入信号将触发器置成“0”或“1”态；3、输入信号消失后，被置成的“0”或“1”态能保存下来，即具有记忆功能。双稳态触发器：是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。下一页总目录章目录返回上一页21.1.1R－S触发器两互补输出端1.基本R－S触发器两输入端&QQ.G1&.G2SDRD正常情况下，两输出端的状态保持相反。通常以Q端的逻辑电平表示触发器的状态，即Q=1，Q=0时，称为“1”态；反之为“0”态。反馈线下一页总目录章目录返回上一页触发器输出与输入的逻辑关系1001设触发器原态为“1”态。翻转为“0”态(1)SD=1，RD=01010QQ.G1&.&G2SDRD下一页总目录章目录返回上一页设原态为“0”态1001110触发器保持“0”态不变复位0结论:不论触发器原来为何种状态，当SD=1，RD=0时，将使触发器置“0”或称为复位。QQ.G1&.&G2SDRD下一页总目录章目录返回上一页01设原态为“0”态011100翻转为“1”态(2)SD=0，RD=1QQ.G1&.&G2SDRD下一页总目录章目录返回上一页设原态为“1”态0110001触发器保持“1”态不变置位1结论:不论触发器原来为何种状态，当SD=0，RD=1时，将使触发器置“1”或称为置位。QQ.G1&.&G2SDRD下一页总目录章目录返回上一页11设原态为“0”态010011保持为“0”态(3)SD=1，RD=1QQ.G1&.&G2SDRD下一页总目录章目录返回上一页设原态为“1”态1110001触发器保持“1”态不变1当SD=1，RD=1时，触发器保持原来的状态，即触发器具有保持、记忆功能。QQ.G1&.&G2SDRD下一页总目录章目录返回上一页110011111110若G1先翻转，则触发器为“0”态“1”态(4)SD=0，RD=0当信号SD=RD=0同时变为1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1”态，也可能是“0”态，不能根据输入信号确定。QQ.G1&.&G2SDRD10若先翻转下一页总目录章目录返回上一页基本R－S触发器状态表逻辑符号RD(ResetDirect)-直接置“0”端(复位端)SD(SetDirect)-直接置“1”端(置位端)QQSDRDSDRDQ100置0011置111不变保持00同时变1后不确定功能低电平有效下一页总目录章目录返回上一页2.可控RS触发器基本R-S触发器导引电路&G4SR&G3C.&G1&G2.SDRDQQ时钟脉冲下一页总目录章目录返回上一页当C=0时011R，S输入状态不起作用。触发器状态不变11.&G1&G2.SDRDQQ&G4SR&G3CSD，RD用于预置触发器的初始状态，工作过程中应处于高电平，对电路工作状态无影响。被封锁被封锁下一页总目录章目录返回上一页当C=1时1打开触发器状态由R，S输入状态决定。11打开触发器的翻转时刻受C控制（C高电平时翻转），而触发器的状态由R，S的状态决定。.&G1&G2.SDRDQQ&G4SR&G3C下一页总目录章目录返回上一页当C=1时1打开(1)S=0,R=00011触发器保持原态触发器状态由R，S输入状态决定。11打开.&G1&G2.SDRDQQ&G4SR&G3C下一页总目录章目录返回上一页1101010(2)S=0,R=1触发器置“0”(3)S=1,R=0触发器置“1”11.&G1&G2.SDRDQQ&G4SR&G3C下一页总目录章目录返回上一页1110011110若先翻若先翻Q=1Q=011(4)S=1,R=1当时钟由1变0后触发器状态不定11.&G1&G2.SDRDQQ&G4SR&G3C下一页总目录章目录返回上一页可控RS状态表00SR01010111不定Qn+1QnQn—时钟到来前触发器的状态Qn+1—时钟到来后触发器的状态逻辑符号QQSRCSDRDC高电平时触发器状态由R、S确定下一页总目录章目录返回上一页例：画出可控R－S触发器的输出波形RSC不定不定可控R－S状态表C高电平时触发器状态由R、S确定QQ0100SR01010111不定Qn+1Qn下一页总目录章目录返回上一页存在问题：时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。C克服办法：采用JK触发器或D触发器00SR01010111不定Qn+1QnQ=SQ=R下一页总目录章目录返回上一页21.1.2主从JK触发器1.电路结构从触发器主触发器反馈线CCKQRQJSRCF主QJKQSRSCF从QQQQSDRD1互补时钟控制主、从触发器不能同时翻转下一页总目录章目录返回上一页2.工作原理01F主打开F主状态由J、K决定，接收信号并暂存。F从封锁F从状态保持不变。01CRSCF从QQQQSDRD1RCF主QJKQSCC01下一页总目录章目录返回上一页10状态保持不变。从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。F从打开F主封锁0RSCF从QQQQSDRD1RCF主QJKQSCC01C010下一页总目录章目录返回上一页10010C高电平时触发器接收信号并暂存（即F主状态由J、K决定，F从状态保持不变）。要求C高电平期间J、K的状态保持不变。C下降沿()触发器翻转（F从状态与F主状态一致）。C低电平时,F主封锁J、K不起作用CRSCF从QQQQSDRD1RCF主QJKQSC下一页总目录章目录返回上一页01RSCF从QQQQSDRD1RCF主QJKQSCC010分析JK触发器的逻辑功能(1)J=1,K=1设触发器原态为“0”态翻转为“1”态110110101001状态不变主从状态一致状态不变01下一页总目录章目录返回上一页RSCF从QQQQSDRD1RCF主QJKQSCC010(1)J=1,K=110设触发器原态为“1”态为“？”状态J=1,K=1时，每来一个时钟脉冲，状态翻转一次，即具有计数功能。(1)J=1,K=1下一页总目录章目录返回上一页01RSCF从QQQQSDRD1RCF主QJKQSCC010(2)J=0，K=1设触发器原态为“1”态翻转为“0”态01100101011001设触发器原态为“0”态为“？”态下一页总目录章目录返回上一页01RSCF从QQQQSDRD1RCF主QJKQSCC010(3)J=1，K=0设触发器原态为“0”态翻转为“1”态10011010100101设触发器原态为“1”态为“？”态下一页总目录章目录返回上一页RSCF从QQQQSDRD1RCF主QJKQSCC010(4)J=0，K=0设触发器原态为“0”态保持原态00010001保持原态保持原态下一页总目录章目录返回上一页RSCF从QQQQSDRD1RCF主QJKQSCC01001结论：nQJSnKQRC高电平时F主状态由J、K决定，F从状态不变。C下降沿()触发器翻转（F从状态与F主状态一致）。下一页总目录章目录返回上一页3.JK触发器的逻辑功能nQJSnKQRQn10011100Qn00010101Qn+1QnS'R'01C高电平时F主状态由J、K决定，F从状态不变。C下降沿()触发器翻转（F从状态与F主状态一致）。JKQnQn+100011011JK触发器状态表01010101下一页总目录章目录返回上一页JKQn+100Qn01010111QnJK触发器状态表(保持功能)(置“0”功能)(置“1”功能)(计数功能)C下降沿触发翻转SD、RD为直接置1、置0端，不受时钟控制，低电平有效，触发器工作时SD、RD应接高电平。逻辑符号CQJKSDRDQ下一页总目录章目录返回上一页例：JK触发器工作波形CJKQ下降沿触发翻转下一页总目录章目录返回上一页基本R-S触发器导引电路&G2&G1QQSDRD&G3&G4&G5&G6CD21.1.3D触发器1.电路结构反馈线下一页总目录章目录返回上一页&G2&G1QQSDRD&G3&G4&G5&G6CD21.1.3D触发器2.逻辑功能01（1）D=01触发器状态不变0当C=0时110当C=1时0101触发器置“0”封锁在C=1期间，触发器保持“0”不变下一页总目录章目录返回上一页&G2&G1QQSDRD&G3&G4&G5&G6CD21.1.3D触发器2.逻辑功能01（1）D=10触发器状态不变1当C=0时111当C=1时0110触发器置“1”封锁在C=1期间，触发器保持“1”不变封锁下一页总目录章目录返回上一页D触发器状态表DQn+10101上升沿触发翻转逻辑符号DCQQRDSDC上升沿前接收信号，上降沿时触发器翻转，（其Q的状态与D状态一致；但Q的状态总比D的状态变化晚一步，即Qn+1=Dn；上升沿后输入D不再起作用，触发器状态保持。即(不会空翻)结论：下一页总目录章目录返回上一页例：D触发器工作波形图CDQ上升沿触发翻转下一页总目录章目录返回上一页21.1.4触发器逻辑功能的转换1.将JK触发器转换为D触发器当J=D，K=D时，两触发器状态相同D触发器状态表DQn+10101JKQn+100Qn01010111QnJK触发器状态表D1CQJKSDRDQ仍为下降沿触发翻转下一页总目录章目录返回上一页2.将JK触发器转换为T触发器TCQJKSDRDQT触发器状态表TQn+101QnQn(保持功能)(计数功能)JKQn+100Qn01010111QnJK触发器状态表当J=K时，两触发器状态相同下一页总目录章目录返回上一页3.将D触发器转换为T´触发器T触发器仅具有计数功能即要求来一个C，触发器就翻转一次。CQD=QD触发器状态表DQn+10101CQQD下一页总目录章目录返回上一页21.2寄存器寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放n位二进制时，要n个触发器。按功能分数码寄存器移位寄存器下一页总目录章目录返回上一页21.2.1数码寄存器仅有寄存数码的功能。清零寄存指令通常由D触发器或R-S触发器组成并行输入方式RD..QDF0d0Q0.Q.DF1d1Q1.d2Q.DF2Q2QDF3d3Q300001101寄存数码1101触发器状态不变下一页总目录章目录返回上一页RDSDd3RDSDd2RDSDd1RDSDd010清零1100寄存指令&Q0&Q1&Q2&Q3取数指令1100并行输出方式&&&&QQQQ00000011状态保持不变10101111下一页总目录章目录返回上一页21.2.2移位寄存器不仅能寄存数码，还有移位的功能。所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。按移位方式分类单向移位寄存器双向移位寄存器下一页总目录章目录返回上一页寄存数码1.单向移位寄存器清零D1移位脉冲23410111QQ3Q1Q2RD0000000100