数字集成电路_课件7

第七章传输门和动态逻辑设计7.1基本概念7.2CMOS传输门逻辑7.3动态D锁存器和D触发器7.4多米诺逻辑7.1基本概念传输管任务：当门处于导通状态时，将一个输入信号保持不变地传递到输出节点当门关闭时，输出进入高阻态并保持其先前的值端口：一个输入，一个输出，用来控制器件是否开启的第三个端口NMOS和PMOS传输管结构NMOS和PMOS传输管结构（续）NMOS传输门的结构NMOS传输门的结构（续）PMOS传输门的结构时钟馈通电容馈通的动态电路效应2gnd21fVC)VV(Cgndf1f2CCVCVgndf1f2CCVCV动态电荷共享2211totalVCVCQ*21total)VCC(Q212211*CCVCVCV电荷共享的例子例：计算下图中，下列情况下由于电荷共享效应导致V1和V2的最终电压值，采用0.13µm工艺参数。(a)C1=100fF，C2=20fF，V1=0，V2=1.2V(b)C1=20fF，C2=20fF，V1=0，V2=1.2V(c)C1=20fF，C2=100fF，V1=0，V2=1.2V电荷丢失的途径电荷丢失的四种途径：电荷共享电荷泄漏源/漏极结的反偏泄漏电流（电流较小，取决于结面积）亚阈值电流电容性耦合引起的噪声注入α粒子撞击7.2CMOS传输门逻辑对低电平和高电平信号的传输使用CMOS传输门的多路器用CMOS传输门实现异或门和同或门两级和单级的多路器多路器形式逻辑的错误情况多路器形式逻辑的错误情况（续）使用CMOS传输门实现或功能和与功能用传输门实现功能CACBAABF用传输门实现功能（续）CACBAABF传输门和标准门的组合CMOS传输门的RC模型上升和下降情况下NMOS和PMOS的导通电阻传输门的导通电阻传输VDD时，传输门单位尺寸的NMOS和PMOS并联的等效电阻：传输0V时，传输门单位尺寸的NMOS和PMOS并联的等效电阻：传输门的导通电阻：eqneqneqneqneqpeqnPNTGR1R.14R.2//2RR//2RR//RReqneqneqneqneqpeqnPNTGR83R.08R.4//R2R//RR//RR)WL(RReqnTG关断和导通状态下的传输门电容)WW(CCCpneffoutin2WCCCeffoutin)WCWC(21)WW(CCCpgngpneffoutinWC2WCCCgeffoutin有驱动和负载的传输门22111ElmoreC)RR(CRt)CC)(RR()C(CRtloadTG2TGinvTG1invinvElmore传输门构成的多路器1的路径延迟传输门构成的多路器2的路径延迟传输门的逻辑强度计算3X传输门的逻辑强度计算驱动CMOSTG的与非门的逻辑强度3/8R3W)2R(4WAinputLE3/2R3W)2R(WselinputLE3/5R3W)5R/4(4WAinputLE3/5R3W)5R/4(4WselinputLE7.3动态D锁存器和D触发器简单D锁存器的演进使用传输门实现的CMOSD锁存器实现D锁存器的CMOS典型电路正沿触发的D型触发器7.4多米诺逻辑从静态门到动态门的演化动态门的实现例：用动态逻辑实现一个3输入或非门，并解释它是如何工作的。调整晶体管尺寸使其与传统的CMOS反相器具有相同的延迟（PMOS8λ:2λ，NMOS4λ:2λ）。动态门的一般结构动态门之间的连接动态门之间的连接多米诺门的级联用多米诺逻辑实现加法器功能例：在多米诺逻辑中实现功能。假设可以作为门的稳定输入。cbasumb,b,a,a静态门和动态门逻辑强度的比较多米诺逻辑的局限性多米诺逻辑的主要问题：由于电容上电荷的丢失而可能使逻辑发生混乱多米诺逻辑中电荷共享的例子DDoutxout*VCCCV用保持器最小化电荷共享的作用双轨多米诺逻辑的结构双轨多米诺与/与非功能有保持电路的双轨多米诺电路双轨异或/同或多米诺门