搜索
CY7C68013A,CY7C68014ACY7C68015A,CY7C68016AEZ-USBFX2LP(TM)USB微控制器高速USB外设控制器CypressSemiconductorCorporation•198ChampionCourt•SanJose,CA95134-1709•408-943-2600文件编号：001-50431修订版**修订时间2008年12月11日1.特色(CY7C68013A/14A/15A/16A)■USB2.0USBIF高速性能且经过认证(TID#40460272)■单芯片集成USB2.0收发器、智能串行接口引擎(SIE)和增强型8051微处理器■适用性、外观和功能均与FX2兼容❐引脚兼容❐目标代码兼容❐功能兼容（FX2LP是超集）■超低功耗：ICC在任何模式下都不超过85mA❐适合总线和电池供电的应用■软件：8051代码运行介质：❐内部RAM，通过USB下载❐内部RAM，从EEPROM加载❐外部存储设备（128引脚封装）■16K字节片上代码/数据RAM■四个可编程的BULK/INTERRUPT/ISOCHRONOUS端点❐缓冲区大小选项：两倍，三倍，四倍■附加的可编程(BULK/INTERRUPT)64位端点■8位或16位外部数据接口■可生成智能介质标准错误校正码ECC■通用可编程接口(GeneralProgrammableInterface，GPIF)❐可与大多数并行接口直接连接❐由可编程波形描述符和配置寄存器定义波形❐支持多个Ready(RDY)输入和Control(CTL)输出■符合行业标准的集成增强型8051❐48MHz、24MHz或12MHzCPU操作❐每个指令周期四个时钟❐两个USART❐三个计数器/定时器❐扩展的中断系统❐两个数据指针■3.3V工作电压，容限输入为5V■向量化USB中断和GPIF/FIFO中断■分离的CONTROL传输设置部分和数据部分数据缓冲■集成I2C控制器，在100或400kHz下运行■集成的四个先进先出(FIFO)缓冲❐集成胶合逻辑和FIFO有助于降低系统成本❐与16位总线之间的自动转换❐可主-从操作❐使用外部时钟或异步选通脉冲❐易于与ASIC和DSPIC相连的接口■有商业和工业温度等级供选择（除VFBGA外的所有封装）[+]FeedbackCY7C68013A,CY7C68014ACY7C68015A,CY7C68016A文件编号：001-50431修订版**第2页，共61页1.1特色（仅限CY7C68013A/14A）■CY7C68014A：适合电池供电应用❐挂起电流：100μA(typ)■CY7C68013A：适合非电池供电应用❐挂起电流：300μA(typ)■有五种无铅封装供选择，可包含多达40个GPIO❐128引脚TQFP（40个GPIO）、100引脚TQFP（40个GPIO）、56引脚QFN（24个GPIO）、56引脚SSOP（24个GPIO）和56引脚VFBGA（24个GPIO）1.2特色（仅限CY7C68015A/16A）■CY7C68016A：适合电池供电应用❐挂起电流：100μA(typ)■CY7C68015A：适合非电池供电应用❐挂起电流：300μA(typ)■采用无铅56引脚QFN封装（26个GPIO）❐比CY7C68013A/14A多2个GPIO，可在同样的空间内实现额外的功能赛普拉斯半导体公司（赛普拉斯）的EZ-USBFX2LP™(CY7C68013A/14A)是高集成、低功耗USB2.0微控制器EZ-USBFX2™(CY7C68013)的一个低功耗版本。通过将USB2.0收发器、串行接口引擎(SIE)、增强型8051微控制器，以及可编程外设接口集成到一个芯片中，赛普拉斯研发出一个极具成本优势的解决方案，不仅能在极短时间内完成从立项到投放市场的过程，而且其低功耗特点使得总线供电应用成为可能。FX2LP的创新型体系架构让数据传输速率达到每秒53MB以上，即可允许的昀大USB2.0带宽，而为此所使用的仍然是放在如56VFBGA(5mmx5mm)一样小的封装中的低成本8051微控制器。由于集成了USB2.0收发器，FX2LP更为经济，与使用USB2.0SIE或外部收发器的情况相比，可提供占据空间更少的解决方案。借助EZ-USBFX2LP，赛普拉斯的智能SIE可处理硬件方面的大多数USB1.1和2.0协议，从而减轻了嵌入式微控制器的负担，使其得以处理应用程序特定的功能，并缩短开发时间以确保USB兼容性。通用可编程接口(GPIF)和主/从端点FIFO（8位或16位数据总线）为ATA、UTOPIA、EPP、PCMCIA等主流接口和大多数DSP/处理器提供了简易的无胶合接口。FX2LP的耗电量小于FX2(CY7C68013)，而片上代码/数据RAM是后者的两倍，并且其适用性、外观和功能均与56、100和128引脚FX2兼容。此系列包含五种封装：56VFBGA、56SSOP、56QFN、100TQFP和128TQFP。地址(16)x20PLL/0.5/1.0/2.08051内核12/24/48MHz，四个时钟/周期I2CVCC1.5kD+D–地址(16)/数据总线(8)FX2LPGPIFCY智能USB1.1/2.0引擎USB2.0XCVR16KBRAM4KBFIFO附加IO(24)ADDR(9)CTL(6)RDY(6)8/16数据(8)24MHz外部XTAL高性能微型使用标准工具具有低功耗选项主控端ECC通用可编程I/F符合ASIC/DSP或总线标准，例如ATAPI、EPP等丰富的I/O接口包含两个USART高达96MB/s突发速率FIFO和端点存储器（主控端或从属端操作）“软配置”容易进行固件更换增强型USB核简化8051代码集成全速和高速XCVR连接后可实现全速逻辑方框图逻辑方框图[+]FeedbackCY7C68013A,CY7C68014ACY7C68015A,CY7C68016A文件编号：001-50431修订版**第3页，共61页2.应用■便携式录像机■MPEG/TV转换■DSL调制解调器■ATA接口■存储器卡读取器■旧式转换设备■照相机■扫描仪■家用PNA■无线LAN■MP3播放器■网络设备赛普拉斯网站的“ReferenceDesigns”（参考设计）部分为USB2.0的典型应用提供了附加工具。每个参考设计都包含固件的源代码和目标代码、原理图以及文档。有关详细信息，请访问赛普拉斯网站。3.功能概述3.1USB信号传输速度FX2LP按照2000年4月27日发布的《USB规范修订版2.0》中定义的三种速率中的两种运行：■全速，信号传输比特率为12Mbps■高速，信号传输比特率为480MbpsFX2LP不支持1.5Mbps的低速信号发射模式。3.28051微处理器FX2LP系列中内嵌的8051微处理器具有256字节的寄存器RAM、扩展的中断系统、三个定时器/计数器和两个USART。3.2.18051时钟频率FX2LP有一个片上振荡器电路，它使用具有以下特性的外部24MHz(±100ppm)晶体：■并联谐振■基础模式■500μW驱动级别■12-pF（5%的允许偏差）负载电容片上PLL可根据收发器/PHY的需要将24MHz振荡器倍频到480MHz，而内部计数器可将其分频以用作8051时钟。默认的8051时钟频率是12MHz。8051的时钟频率可以由8051通过CPUCS寄存器动态更改。可以使用内部控制位实现三态和反相的CLKOUT引脚会按照以下选定的8051时钟频率输出占空比为50%的8051时钟：48MHz、24MHz或12MHz。3.2.2USARTFX2LP含有两个标准8051USART，它们通过特殊功能寄存器(SFR)位来进行寻址。USART接口引脚可以使用单独I/O，不与端口引脚进行多路复用。UART0和UART1可以使用内部时钟以230KBaud（误差不超过1%）的速率运行。以230KBaud的速率运行是通过可在适当时间生成溢出脉冲的内部派生时钟源实现的。内部时钟会根据8051时钟速率（48MHz、24MHz和12MHz）进行调整，从而使它始终为以230KBaud的速率运行提供正确的频率。[1]3.2.3特殊功能寄存器在某些8051SFR地址添加了SFR以便能快速访问关键的FX2LP功能。这些添加的SFR如第4页的表1所示。粗体部分表示非标准的增强型8051寄存器。以“0”和“8”结尾的两个SFR行中包含可以位寻址的寄存器。A到D四个IO端口使用在标准8051中用于端口0到3的SFR地址，这些地址在FX2LP中未实现。由于SFR寻址更快、更有效，因此FX2LPIO端口在外部RAM空间中不可寻址（使用MOVX指令）。3.3I2C总线FX2LP仅支持在100/400KHz下将I2C总线用作主控端。SCL和SDA引脚具有开漏输出和滞后输入。即使未连接I2C设备，这些信号也必须上拉至3.3V。3.4总线所有封装（8位或16位“FIFO”双向数据总线）均在IO端口B和D上多路复用。128引脚封装：添加仅16位输出8051地址总线和8位双向数据总线。图1.晶体配置12pf12pf24MHz20ÞPLLC1C212-pF电容值采用跟踪电容为：四层FR4PCA上每侧3pF注1.以115KBaud的速率运行也是可能的，只要分别针对UART0、UART1或针对二者将8051SMOD0或SMOD1位编程为“1”即可。[+]FeedbackCY7C68013A,CY7C68014ACY7C68015A,CY7C68016A文件编号：001-50431修订版**第4页，共61页3.5USB引导方法在加电序列中，内部逻辑会检查I2C端口是否连接了第一个字节为0xC0或0xC2的EEPROM。如果找到，则会使用EEPROM中的VID/PID/DID值来代替内部存储的值(0xC0)，或者在引导时将EEPROM内容加载到内部RAM(0xC2)中。如果未检测到EEPROM，FX2LP会使用内部存储的描述符进行枚举。FX2LP的默认ID值为VID/PID/DID（0x04B4、0x8613、0xAxxx，其中xxx=芯片修订版本）。[2]3.6ReNumeration™由于FX2LP的配置为软配置，因此一个芯片可以被识别成多个不同USB设备。当首次插入USB时，FX2LP会自动进行枚举，并通过USB电缆下载固件和USB描述符表。接着，FX2LP会再次进行枚举，但这次的USB设备由下载的信息所定义。这种名为ReNumeration™的专利性两步式过程会在插入设备后立即发生，而不提示初始下载步骤已经发生。USBCS（USBControl和Status）寄存器中有两个控制位对ReNumeration过程进行控制，它们是：DISCON和RENUM。为了模拟USB断开连接，固件会将DISCON设为1。为了重新连接，固件会将DISCON清除为0。在重新连接前，固件会设置或清除RENUM位，以指明是由固件还是由默认的USB设备处理通过端点零传输的设备请求：如果RENUM=0，则由默认的USB设备处理设备请求，如果RENUM=1，则由固件处理请求。3.7总线供电应用通过按照USB2.0规范要求的小于100mA进行枚举，FX2LP完全支持总线供电设计。3.8中断系统3.8.1INT2中断请求和使能寄存器FX2LP针对INT2和INT4实现自动向量化功能。有27个INT2(USB)向量和14个INT4(FIFO/GPIF)向量。有关详细信息，请参见《EZ-USB技术参考手册》(TRM)。3.8.2USB中断自动向量化主USB中断由27个中断源共享。为节省确定独立USB中断源所需的编码和处理时间，FX2LP提供一个辅助级别的中断向量化功能，叫做自动向量化。当触发USB中断时，FX2LP会将程序计数器推到其堆栈中，然后跳转到地址0x0043，在那里它应该会找到用于跳转到USB中断服务子程序的“Jump”指令。表1.特殊功能寄存器x8x9xAxBxCxDxExFx0IO