北邮数字逻辑期中试题及参考答案

1北京邮电大学《数字电路与逻辑设计》期中考试试题2015.4.11班级姓名班内序号题号一二三四五六七八总成绩分数201210101020108得分注意：所有答案（包括选择题和计算题）一律写在试卷纸上，如果卷面位置不够，请写在试卷的背后，否则不计成绩。一、（每题1分，共20分）判断（填√或×）、单项选择题（请先在本试卷上答题之后，将全部答案汇总到本题末尾的表格中。）1．ECL逻辑门与TTL门相比，主要优点是抗干扰能力强。（╳）2．CMOS门电路在使用时允许输入端悬空，并且悬空的输入端相当于输入逻辑“1”。(╳)3.若对4位二进制码(B3B2B1B0)进行奇校验编码，则校验位C=B3B2B1B01。（√）4.根据表1-1，用CMOS4000系列的逻辑门驱动TTL74系列的逻辑门，驱动门与负载门之间的电平匹配不存在问题（√）5.根据表1-1，用CMOS4000系列的逻辑门驱动TTL74系列的逻辑门，驱动门与负载门之间的电流驱动能力不存在问题（╳）表1-1常用的TTL和CMOS门的典型参数26．当ij时，必有两个最小项之和+0ijmm。（╳）7.CMOS门电路的静态功耗很低，但在输入信号动态转换时会有较大的电流，工作频率越高，静态功耗越大。（╳）8.逻辑函数的表达式是不唯一的，但其标准的最小项之和的表达式是唯一的。（√）9．用数据分配器加上门电路可以实现任意的逻辑函数。（√）10.格雷BCD码具有单位距离特性（任意两个相邻的编码之间仅有一位不同）且是无权代码。（√）11．关于函数FACBCDABCg，下列说法中正确的有B。A.不存在冒险；B.存在静态逻辑冒险，需要加冗余项ABD和ACD进行消除；C.存在静态功能冒险，需要加冗余项ABD和ACD进行消除；D.当输入ABCD从0001→0100变化时存在静态逻辑冒险。12.逻辑函数F=A⊕B和G=A⊙B满足关系D。A.FGB.0FGC.1FGgD.0FGe13.若逻辑函数)6,3,2,1(),,(mCBAF,)7,5,4,3,2,0(),,(mCBAG,则GFA。A.32mmB.1C.ABD.AB14.若干个具有三态输出的电路输出端接到一点工作时，必须保证B。A.任何时刻最多只能有一个电路处于高阻态，其余应处于工作态。B.任何时刻最多只能有一个电路处于工作态，其余应处于高阻态。C.任何时刻至少有一个电路处于高阻态，其余应处于工作态。D.任何时刻至少有一个电路处于工作态，其余应处于高阻态。15．可以用来传输连续变化的模拟信号的电路是D。A.三态输出的门电路。；B.漏极开路的CMOS门电路；C.ECL门电路；D.CMOS传输门16．逻辑表达式[()]FABCDEB的对偶式为B。3A．[()]FABCDEBB.()FABCDEBC.()FABCDEBD.[()]FABCDEB17．下列说法中正确的是D。A．三态门的输出端可以直接并联，实现线或逻辑功能。B.OC门的输出端可以直接并联，实现线或逻辑功能。C．OD门的输出端可以直接并联，实现线或逻辑功能。D．ECL门的输出端可以直接并联，实现线或逻辑功能。18．某集成电路芯片，查手册知其最大输出低电平UOLmax=0.5V，最大输入低电平UILmax=0.8V，最小输出高电平UOHmin=2.7V，最小输入高电平UIHmin=2.0V，则其低电平噪声容限UNL和高电平噪声容限UNH分别是C。A.1.5V、2.2VB.2.2V、1.2VC.0.3V、0.7VD.1.9V、1.5V19．下列说法中不属于组合电路的特点的是C。A.组合电路由逻辑门构成；B.组合电路不含记忆存储单元；C.组合电路的输出到输入有反馈回路；D.任何时刻组合电路的输出只与当时的输入有关，而与电路过去的输入无关。20．在图1-1的CMOS门电路中，输出为高电平的有D。=1&&&101EN1F2F3F4F5K111VDDA.B.C.D.图1-1答案汇总：12345678910╳╳√√╳╳╳√√√11121314151617181920BDABDBDCCD二、（共12分）器件的内部电路如图2-1所示，A，B为输入，F为输出。（1），写出L、M、N、O、F点与输入A、B间的相对逻辑关系表达式。（2），画出该器件的符号。解：41ATAB1BT2AT2BT3T4T1D2D3D1AR1BR3R4R2RFLMNOCD1'D2'DCCV（1）L=ABM=CDNABCDOABCDFNOABCD（10分）图2-1（2）（2分）三、（10分)请用最少的或非门设计一个检出8421BCD码能被4整除的逻辑电路（输入变量为ABCD，且提供反变量）：（1）根据功能需求完成表3-1真值表的填写；（2）并写出该函数的标准与或表达式（使用；F形式）；（3）将真值表填入图3-1的卡诺图，并用卡诺图法简化为最简或与式；（4）用或非门实现该函数，画出逻辑图。表3-1输入ABCD输出F5ABCD0000010111111010图3-1解：真值表（2分）输入ABCD输出F0000100010001000011001001601010011000111010001100101010╳1011╳1100╳1101╳1110╳1111╳(0,4,8)(10,11,12,13,14,15)Fm（2分）ABCD00000101111110101000010010（2分）FDC（2分）≥1CDF（2分）四、（10分）请用代数法化简函数()FABABABDCDEFe为最简与或表达式，画出实现此逻辑函数的最简CMOS电路。7SACBSSA2A1A07Y6Y5Y4Y3Y2Y1Y0Y11111111000000000000111100110011010101010111111110111111110111111110111111110111111110111111110111111110111111111111011111解：()()FABABABDCDEFABABABABDCDEFBABABABee（化简8分，图2分）五、（10分）TTL门构成的电路如图5-1所示，请给电阻RL选择合适的阻值。已知OC门输出管截止时的漏电流为IOH=200μA，OC门输出管导通时允许的最大负载电流为IOLmax=16mA；负载门的低电平输入电流为IIL=1mA，高电平输入电流为IIH=40μA，VCC′=5V，要求OC门的输出高电平VOH≥3.0V，输出低电平VOL≤0.4V。解：n=2m=7m′=4图5-1（5分/个）六、（20分）求函数F=（A+B）（B+C）（A+C）的标准与或表达式，并分别用译码器74LS138（输出低电平有效，功能表见6-1）、数据选择器75LS153（功能表见6-2）、数据分配器74LS155（功能表见6-3）和最少的门电路实现此函数（输入不提供反变量，在图6-1所给的符号图上完成)。表6-174LS138功能表表6-274LS153功能表&&&&1ABCDLR'CCV1G2G3G4G5GF“1”min'CCOHLOHIHVVRnImI''maxCCOLLOLILVVRImImin'532.9420.270.04CCOHLOHIHVVRKnImImax'50.40.381641CCOLLOLILVVRKImISTA1A0D3-D0Y1000000110101D3-D0D3-D0D3-D0D3-D00D0D1D2D38表6-374LS155功能表1STA1A01F11F01F21F3011111111111111111111000011111D1D1D1D2STA1A02F12F02F22F3100001111111111111111000011112D2D2D2DEN74LS138&0A1A2AASBSCS0Y1Y2Y3Y4Y5Y6Y7YABC1A0A1ST01D11D21D31D2ST02D12D22D32D1Y2Y74LS153BC1A0A1ST01F11F21F31F2ST02F12F22F32F74LS155B1D2DC图6-1解：F=（A+B）（B+C）（A+C）=BCACBAABCCAB=∑m（3，5，6，7）（2分）EN74LS138&0A1A2AASBSCS0Y1Y2Y3Y4Y5Y6Y7YAB1C00&F1A0A1ST01D11D21D31D2ST02D12D22D32D1Y2Y74LS153BCA011F0A01A0A1ST01F11F21F31F2ST02F12F22F32F74LS155B1D2DC0A&F（18分）9七、（10分）逻辑函数(,,,)FABCDABDACDABCD。已知该函数的约束条件为0ABCABCD，（1）将逻辑函数及约束条件填入图7-1，利用卡诺图将函数化简为最简与或表达式；（2）将逻辑函数及约束条件填入图7-2，利用卡诺图简化为最简与或非表达式。ABCD0001010011101110ABCD0001010011101110图7-1图7-2解：（1）ABCD00010100111011101111000000000（2分）FADBCD（3分）（2）10a3b3a3b3a0b0a1b1a2b2ABABA=B输出比较输入级联输入'''ESGa3b3a3=b3a3=b3a3=b3a3=b3a3=b3a3=b3a3=b3a3=b3a3=b3a2=b2a3=b3a3=b3a3=b3a2b2a2=b2a2=b2a2=b2a2=b2a2=b2a2=b2a2=b2a2=b2a2=b2a2b2a1b1a1b1a1=b1a1=b1a1=b1a1=b1a1=b1a1=b1a1=b1a1=b1a0b0a0b0a0=b0a0=b0a0=b0a0=b0a0=b0a0=b01111110000000000111111111111110000000000000000000000000000ABCD00010100111011101111000000000（2分）FABACD（3分）八、（8分）由四位数码比较器7485(功能表见表8-1)和四位加法器74283构成的电路如图8-1所示，若输入为2421BCD码，（1）在真值表8-2中完成输出的填写；（2）说明该电路完成什么编码的转换。表8-17485的功能表表8-2十进制数2421BCD码I3I2I1I08421BCD码Y3Y2Y1Y00000010001200103001140100115101161100711018111091111=COMPABABA=BA3A2A1A0B3B2B1B0C3C-13210I3I2I1I0I3I2I1I0010001000Y3Y2Y1Y0a3a2a1a0b3b2b1b0图8-1解：（1）（5分）十进制数2421BCD码I3I2I1I08421BCD码Y3Y2Y1Y0000000000100010001200100010300110011401000100510110101611000110711010111811101000911111001（2）2421BCD----8421BCD（3分）