QFN封装工艺

QFNPACKAGING封裝技術簡介QUADFLATNO-LEADPACKAGEIC封裝趨勢QFN&BGA封裝外觀尺寸QFN&BGA封裝流程IC封裝材料三種封裝代表性工藝介紹QFN封裝的可靠度結論目錄根據摩爾第一定律，芯片的集成度每18個月提高一倍，而價格下降50％，產品的生命周期僅2.53年這就決定了集成電路行業需要大量的資金和研發投入，半導體封裝產業已經邁入所謂成熟期。根據天下雜誌2002的100大企業調查，企業平均獲利水準約在1.3%，創下十七年來的最低，正式宣告微利化時代的來臨。一般在開始規模約在50部銲線機，其投資額約在十億左右(含廠房與設施)。產品從雙排腳到平面四面腳/膠帶線/球陣列/影像感應/薄膜晶體，因大部份同質性均高，造成價格互相之間的排擠效應。而數個集團如安可、日月光、矽品，亦夾其大公司、資本雄厚的優勢，試圖合併其他較小的公司，以利其價格之主宰。同時大公司亦佔有〝量大〞的優勢，故與廠商的議價能力相當高，如日月光可依據價格自由選擇廠商或更換廠商。而與購買者議價能力，則受幾家大廠的殺價狀況所影響，致使購買者的轉換成本加大。而未來低腳數球陣列產品亦漸漸被QFN產品所取代。QFN封裝趨勢摩爾定律摩爾定律是指：IC上可容納的電晶體數目，約每隔18個月便會增加一倍，性能也將提升一倍。摩爾定律是由英特爾(Intel)名譽董事長摩爾經過長期觀察發現得之。摩爾定律是指一個尺寸相同的晶片上，所容納的電晶體數量，因製程技術的提升，每十八個月會加倍，但售價相同；晶片的容量是以電晶體（Transistor）的數量多寡來計算，電晶體愈多則晶片執行運算的速度愈快，當然，所需要的生產技術愈高明。若在相同面積的晶圓下生產同樣規格的IC，隨著製程技術的進步，每隔一年半，IC產出量就可增加一倍，換算為成本，即每隔一年半成本可降低五成，平均每年成本可降低三成多。就摩爾定律延伸，IC技術每隔一年半推進一個世代。摩爾定律是簡單評估半導體技術進展的經驗法則，其重要的意義在於長期而，IC製程技術是以一直線的方式向前推展，使得IC產品能持續降低成本，提升性能，增加功能。台積電董事長張忠謀先生曾表示，摩爾定律在過去30年相當有效，未來10~15年應依然適用。TrendofAssembly封裝趨勢圖CSP&QFN產品演進圖片TSOPQFNBGATSOPQFNBGAQFN封裝外觀尺寸DieSubstrate(BTlaminate)SolderballABCDEItemDimensionAMoldcapthickness0.53mmBSubstratethickness0.36mmCDiethickness10milsDStand-offheight0.25+/-0.05mmESolderballdiameter0.35+/-0.05mmFBallpitch0.75,0.80mmPackagethickness1.2mm(Max.)miniBGACrosssection小型BGA截面圖FminiBGA(BallGridArray球閘陣列封裝)Curing(forepoxy)DieBondDieSawWireBondDieCoating(Optional)O/STest(Optional)FormingDe-taping(Optional)Grinding(Optional)Taping(Optional)WaferMountUVcuring(Optional)Curing(forink)BackMarking(Optional)MoldingTrimmingPLATEPostMoldCuringLeadframeTypeStandardCycleTime:3.5daysQFN封裝流程Packing&DeliveryWaferGrindingWaferMountDieSawDieBond1stPlasmaCleanWireBondMolding2ndPlasmaCleanPostMoldCureMarkingBallMountPackageSawFinalVisualInspectionPackingPackageMountPick&PlaceminiBGAStandardCycleTime:5daysminiBGA封裝流程MoldingcompoundGoldwireEpoxy(Silverpaste)GoldSnEpoxycompoundLeadframeCopper/AlloyIC封裝材料SubstrateSolderballsBTResinSolderAlloyChipSubstrateChipSubstrateChipSubstrateUnderfillEncapsulant(a)Systemwithoutunderfill(b)Systemunderfill(c)SystemencapsulatedSolderflipchipinterconnectsystems晶片錫球PCB載板SiliconChipFilledEpoxyEncapsulantFR-4CarrierSolderflipchipinterconnectsystemsConventional–LeadframeType(PDIP,SOP,TSOP,QFP)傳統封裝（導綫架型）Advanced–SubstrateType(BGA)高級-基片型封裝Moldingcompound膠體Leadframe導綫架Goldwire金綫Die晶片Epoxy(Silverpaste)環氧樹脂（銀膠）Dieattachpad貼Die墊Moldingcompound模壓膠體Epoxy(Silverpaste)銀膠Die晶片Goldwire金綫Solderball錫球BTresin樹脂基片Throughhole貫穿孔Die晶片Goldwire金綫LOCtapeLOC膠帶LeadframewithDown-set導綫架下置LOC(Lead-on-chip)導綫架上置PackageTypesandApplications封裝類型及應用StackedwiringMulti-layer1stbondWireBondingExamples焊綫視圖Leadbondingonchip引腳焊在晶片上Solderbondsonchip錫球植在晶片上ConnectionExamples接綫舉例Epoxycompound流動模擬圖1Epoxycompound流動模擬圖2Epoxycompound流動模擬圖3Epoxycompound流動模擬圖4Waferback-sidegrindingDiesawingEpoxypasteDieattachWirebondingMolding傳統ICPACKAGE工藝一Back-sideMarking(Laser/ink)ABCWorldLeadingWaferFABTrimmingSolderplatingForming傳統ICPACKAGE工藝二MarkingABCWorldLeadingWaferFABABCWorldLeadingWaferFABABCWorldLeadingWaferFABABCWorldLeadingWaferFABFluxPrintingVacuumBallAttachReflowBGAPACKAGE工藝一SingulationSawSingulationRouterABC27DecABC27DecABC27DecABC27DecPunchBGAPACKAGE工藝二Back-sideMarking(Laser/ink)QFNPACKAGE工藝ABCWorldLeadingWaferFABSolderplatingFormingMountingMethodswiththePCB與PCB的銜接方式1.Pin-through-hole(SIP,DIP)2.SurfaceMountTechnology(TSOP,插件方式QFP,BGA)貼片方式LeadDistributions引腳分佈1.Single(SIP)2.Dual(TSOP)3.Quad(QFP)4.BGA單列雙列四列矩陣PackageLeadPCBMountingMethodswiththePCB與PCB的銜接方式QFNQFN封裝品質的可靠度ASMJEDECMO-220QFNPackageJEDEC是电子工业联盟的半导体工程标准化组织QFN封裝品質的可靠度QFN封裝品質的可靠度QFN封裝品質的可靠度結論為什麼一定要發展QFN呢?省材料成本(傳統工藝可達成)省材料成本(傳統工藝可達成)QFN(省料)節省廠房投資與機器設備晶圓級的QFNEND