深圳大学微机原理与接口技术PPT第四章

第4章存储器、存储管理和高速缓存技术4.1存储器和存储器件4.1.1存储器的分类存储器根据用途和特点可以分为两大类：1.内部存储器，简称为内存或主存快速存取容量受限制2.外部存储器，简称为外存容量大速度慢4.1.2微型计算机内存的行列结构字节机制：各种微型机都以8位二进制码作为一个字节存储的基本单位：以B（字节）为基本单位为什么采用行列结构：每个不同的存储单元都有一个地址，为了简化选择单元的译码电路，在组成内存时总是将大量存储单元按照多行多列的矩阵形式来排列，这样，可通过行选择线和列选择线来确定1个内存单元。32行×32列组成的矩阵和外部的连接:4.1.3选择存储器件的考虑因素①易失性:ROM/软盘/硬盘/光盘/u盘，RAM②只读性：RAM,ROM③存储容量:以B来表示④速度：⑤功耗TTL速度快，功耗大，价格贵CMOS速度慢，功耗低HMOS在速度、功耗、器件容量方面有较好折中。4.1.4随机存取存储器RAM主要特点:既可读又可写分类：RAM按其结构和工作原理分为：静态RAM即SRAM动态RAM即DRAM1.SRAM速度快不需要刷新片容量低功耗大2.DRAM片容量高需要刷新(1)DRAM器件原理：利用电容存储电荷的原理来保存信息，它将晶体管结电容的充电状态和放电状态分别作为1和0.(2)DRAM的刷新和DRAM控制器刷新:对DRAM进行一次读取、放大和再写入。刷新的方法：最常用“只有行地址有效”的方法。4.1.5只读存储器ROMROM的特点：只许读出不许写入ROM器件的优点：结构简单，所以位密度高。具有非易失性，所以可靠性高ROM的分类根据信息的设置方法，ROM分为5种：掩膜型ROMMOS型双极型可编程只读存储器PROM可擦除可编程只读存储器EPROM可用电擦除的可编程只读存储器E2PROM闪烁存储器（flashmemory）闪烁存储器的特点：非易失性可靠性高速度大容量擦写灵活性闪烁存储器的分类：按擦除和使用的方式，闪烁存储器有三种类型：整体型：擦除和重写操作按整体来实现。块结构型：将存储器划分为大小相等的存储块，每块可独立进行擦除和重写。带自举块型：在块结构的基础上，也能够自举块增加自举功能，自举块开放时，可进行擦除和重写，自举块锁定时，只能读出而不能擦除或重写。闪烁存储器的命令：读命令读标识码命令准备擦除和擦除命令验证擦除的命令准备编程、编程以及编程验证命令复位命令4.2存储器的连接1.存储器和CPU的连接考虑①高速CPU和较低速度存储器之间的速度匹配问题。：通过CPU插入等待状态TW来解决。②CPU总线的负载能力问题：加入总线驱动器来增加CPU总线的驱动和负载能力。③片选信号和行地址、列地址的产生机制：存储器的地址译码分为片选译码和片内译码两部分。片选信号一般通过片选电路对高位地址译码产生。而通过低位地址线和芯片连接，为芯片提供内部寻址。2、存储器芯片片选信号的产生方法：全译码法▪适用于组合容量较大的存储器▪结构复杂部分译码法线译码法▪适用于容量较小的存储器▪结构简单译码电路将输入的一组二进制编码变换为一个特定的控制信号，即：将输入的一组高位地址信号通过变换，产生一个有效的控制信号，用于选中某一个存储器芯片，从而确定该存储器芯片在内存中的地址范围。举例74LS138译码器构成译码电路Y0#G1Y1#G2AY2#G2BY3#Y4#AY5#BY6#CY7#片选信号输出译码允许信号地址信号（接到不同的存储体上）74LS138逻辑图：74LS138的真值表：（注意：输出低电平有效）可以看出，当译码允许信号有效时，Yi是输入A、B、C的函数，即Y=f(A,B,C)11111111XXX其他值0111111111110010111111110100110111111011001110111110010011110111011100111110110101001111110100110011111110000100Y7Y6Y5Y4Y3Y2Y1Y0CBAG1G2AG2B①全译码法全译码法是指将地址总线中除片内地址以外的全部高位地址接到译码器的输入端参与译码。采用全译码法，每个存储单元的地址都是唯一的，不存在地址重叠，但译码电路较复杂，连线也较多。全译码法可以提供对全部存储空间的寻址能力。当存储器容量小于可寻址的存储空间时，可从译码器输出线中选出连续的几根作为片选控制，多余的令其空闲，以便需要时扩充。全地址译码用全部的高位地址信号作为译码信号，使得存储器芯片的每一个单元都占据一个唯一的内存地址。存储器芯片译码器低位地址高位地址全部地址片选信号全地址译码例6264芯片的地址范围：F0000H~F1FFFH111100000……00~111100011……11A19A18A17A16A15A14A13&≥1#CS1A12～A0D7～D0高位地址线全部参加译码6264A12-A0D7-D0#OE#WE②部分译码法部分译码法是将高位地址线中的一部分（而不是全部）进行译码，产生片选信号。该方法常用于不需要全部地址空间的寻址能力，但采用线选法地址线又不够用的情况。采用部分译码法时，由于未参加译码的高位地址与存储器地址无关，因此存在地址重叠问题。当选用不同的高位地址线进行部分译码时，其译码对应的地址空间不同。Y1Y0Y2Y3A14A132-4译码器8KB（1）CS8KB（4）CS8KB（2）CS8KB（3）CSA15（不参加译码）A0～A12图2部分译码法结构例2CPU地址总线为16位，存储器由4片容量为8KB的芯片构成时，采用部分译码法寻址32KB。部分地址译码用部分高位地址信号（而不是全部）作为译码信号，使得被选中得存储器芯片占有几组不同的地址范围。下例使用高5位地址作为译码信号，从而使被选中芯片的每个单元都占有两个地址，即这两个地址都指向同一个单元。部分地址译码例同一物理存储器占用两组地址：F0000H~F1FFFHB0000H~B1FFFHA18不参与译码A19A17A16A15A14A13&≥1到6264CS1应用举例(续):D0~D7A0A12•••WEOECS1CS2•••A0A12MEMWMEMRD0~D7G1G2AG2BCBA&&A19A14A13A17A16A15+5VY0下图中A18不参与译码，故6264的地址范围为：38000H~39FFFH78000H~79FFFH6264③线选法线选法是指高位地址线不经过译码，直接作为存储芯片的片选信号。每根高位地址线接一块芯片，用低位地址线实现片内寻址。线选法的优点是结构简单，缺点是地址空间浪费大，整个存储器地址空间不连续，而且由于部分地址线未参加译码，还会出现地址重叠。A0～A10（1）2KBCS（4）2KBCS（2）2KBCS（3）2KBCS1111A11A12A13A14图3线选法结构图例3假定某微机系统的存储容量为8KB，CPU寻址空间为64KB（即地址总线为16位），所用芯片容量为2KB（即片内地址为11位）。返回存储器与数据总线的连接在微机中，无论字长是多少，一般每个存储模块（8位机为单存储模块，16位机为双模块，32位机为4模块）都是以一个字节为基本单位来划分存储单元的，即每8位为一个存储单元，对应一个存储地址。当用这些存储字长不是8位的芯片构成内存时，必须用多片合在一起并行构成具有8位字长的存储单元。而在用多片构成存储单元时，它们的地址线、控制线完全是并联在一起的，数据线则分别接在数据总线的不同位线上。当内存系统的存储器芯片数较多时，基于对总线负载能力的考虑，在数据总线与存储器数据线之间应采用双向驱动器。返回4、存储器的数据宽度扩充和字节数扩充（1）存储器容量的扩充体现在两方面：数据宽度的扩充字节数的扩充（2）数据宽度扩充和字节数扩充的方法扩充存储器的数据宽度27C25662256(SRAM)32K×8)(EPROM32K×8)扩充存储器的字节容量4.3.1层次化的存储器体系结构层次化总体结构图4.7存储器的层次化总体结构（片外改为二级Cache，片内改为一级Cache）从上到下，价格不断降低，容量依次增加，速度逐个下降，而CPU访问频度则依次减少。三者之间的内容通过高速缓存技术和虚拟存储技术来自动进行转换和调度。内存的分区结构图4.8PC机的内存组织①基本内存区：主要供DOS操作系统使用。②高端内存区：留给系统ROM和外设的适配卡缓冲区使用。③扩充内存区：通过在总线槽上插内存扩充卡来扩大内存空间，最大扩充容量为32MB.④扩展内存区：32位微机才有的内存区，指1MB以上但不是通过内存扩充卡映射来获得的内存空间。1)基本内存区图4.9基本内存区的组织2)高端内存区图4.10高端内存区的组织3)扩充内存区图4.11用高端内存区64KB映射扩充内存的1个页组高档微机系统的内存驱动软件将一部分扩展内存空间仿真扩充内存使用。具体操作是在CONFIG.SYS文件中加入如下语句：DEVICE=C:＼DOS＼HIMEM.SYSDEVICE=C:＼DOS＼EMM386.EXERAM32000DOS=UMB16位微机系统的内存组织16位微机系统的内存组织16位CPU用20位地址总线寻址1MB存储空间，首地址为00000H，末地址为FFFFFH.整个内存由两个512KB的存储体组成，一个为奇地址存储体，其数据线与数据总线的高8位相连，也称高字节存储体。另一个为偶地址存储体，其数据线与数据总线的低8位相连，也称低字节存储体。两个存储体均和地址线A19~A1相连。16位CPU对存储器访问时分为按字节访问和按字访问两种方式。按字节访问时，可只访问奇地址存储体，也可只访问偶地址存储体。#BHE作为奇地址存储体的体选信号，A0作为偶地址存储体的体选信号。8086数据总线的传输特性：a)读写偶地址字A0=0,#BHE=0b)读写偶地址字节A0=0,#BHE=1c)读写奇地址字节A0=1,#BHE=0d)读写奇地址字16位微机系统的内存组织16位CPU按字访问时有对准状态和非对准状态。字的对准状态要求起始地址为偶数，用1个总线周期可完成16位字传输。在非对准状态，1个字的低8位在奇地址体中，高8位在偶地址体中，此时CPU要用两个总线周期完成16位的字传输，一个总线周期访问奇地址体，传输低8位数据，第二个总线周期访问偶地址体，传输高8位数据。程序员在编程时，应尽量用偶地址进行字访问。32位微机系统的内存组织32位系统中在对存储体的访问时，有字对准状态还有双字的对准状态，双字的对准状态要求起始地址为4的倍数。4.4.1虚拟储存技术和三类地址虚拟存储技术虚拟存储器是指程序使用的逻辑存储空间，它可以比物理存储器大的多，其对应地址叫虚拟地址，也叫逻辑地址。虚拟存储器机制由主存储器、辅助存储器和存储管理部件共同组建。通过管理软件，达到主存和辅村密切配合，使整个存储系统具有接近主存的速度和接近辅存的容量，解决了存储器的大容量和低成本之间的矛盾。4.4Pentium的虚拟存储机制和片内两级存储管理4.4.1虚拟储存技术和三类地址按照对主存的划分方式，虚拟存储器有段式虚拟存储和页式虚拟存储两类。分段特点：每段的长度不是固定的每个段都是受到保护的独立的空间分段的优点：段和程序模块相对应，易于管理和维护。分段的缺点：各段长度不一，给主存分配空间带来不便，且容易在段间留下碎片式的存储空间，造成存储器的浪费和效率降低。4.4Pentium的虚拟存储机制和片内两级存储管理4.4.1虚拟储存技术和三类地址分页特点：一个系统中的所有页面大小固定。如4KB或4GB页面的起点和终点也固定。只有分页机制才支持虚拟存储，即用小容量的主存虚拟很大的存储空间。分页机制将虚拟存储器和主存一起分页，主存中的页叫实页，虚拟存储器的也叫虚页。实页和虚页大小相同，但虚页数目大的多。CPU访问主存时用逻辑地址即虚拟地址，访问过程中，首先判断该地址对应的内容是否在主存中，如在，则要找到对应的实页号，否则需要将所在页从辅存调入主存。页式虚拟存储机制的长处是