数字逻辑与电路实验

数字逻辑与电路实验实验一基本逻辑门的逻辑功能测试与应用一、实验目的1、掌握集成非门、或门、与非门、或非门、异或门的逻辑功能及功能转换；2、掌握TTL、CMOS器件的使用规则；3、熟悉数字逻辑与数字电路实验箱的结构、基本功能和使用方法。实验一二、实验原理和内容在数字系统中，除应用与、或、非三种基本逻辑运算之外，还广泛应用与、或、非的不同组合，最常见的复合逻辑运算有与非、或非、与或非、异或和同或等。（1）与非门外引线功能端排列分别如图1-1和1-2所示。实验一图1-174LS00四两输入与非门图1-274LS20双四输入与非门实验一（2）非门外引线功能端排列如图1-3所示。（3）异或门外引线功能端排列如图1-4所示。图1-374LS04六反相器图1-474LS86四异或门实验一三、实验仪器、设备和器件1、数字逻辑电路实验箱一台。2、集成电路74LS00、74LS04、74LS20、74LS32、74LS86。实验一四、实验内容与步骤验证集成非门（74LS04）、或门（74LS32）、与非门（74LS00）(74LS20)、或非门（CD4001）、异或门（74LS86）的逻辑功能。先查找相应集成芯片管脚图，如图1-5所示为与非门74LS00的管脚图，管脚标“VCC”接电源＋5V，管脚标“GND”接电源“地”，使芯片处于工作状态。以与非门为例按图1-6接线，门的输入端接逻辑开关输出插口，以提供“0”与“1”电平信号，开关向上，输出逻辑“1”，向下为逻辑“0”。实验一门的输出端接由LED发光二极管组成的逻辑电平显示器（又称0－1指示器）的显示插口，LED亮为逻辑“1”，不亮为逻辑“0”。按表1-1真值表逐个测试各集成片的逻辑功能。图1-574LS00的管脚图图1-6与非门逻辑功能测试实验一YBA&&&&图1-7用与非门组成异或门逻辑电路表1-1实验二：译码器及其应用一、实验目的1、掌握译码器的功能特点及使用方法；2、掌握译码器实现逻辑函数的方法。二、实验原理和内容二进制译码器74LS138。实验二三个译码输入端（又称地址输入端）A2、A1、A0，八个译码输出端Y0～Y7，以及三个控制端（又称使能端）S1、S2、S3。当S1＝1、S2＋S3＝0（即S1=1,S2、S3均为0）时，译码器处于工作状态。当S1＝0，S2＋S3＝X时，或S1＝X，S2＋S3＝1时，译码器被禁止，所有输出同时为1。实验二用译码器实现组合逻辑函数F（A，B，C）把3—8译码器74LS138地址输入端（A2、A1、A0）作为逻辑函数的输入变量（A、B、C），译码器的每个输出端Yi都与某一个最小项mi相对应，加上适当的门电路，就可以利用二进制译码器实现组合逻辑函数。实验二三、实验仪器、设备和器件1、数字逻辑电路实验箱一台2、集成电路74LS00、74LS04、74LS138一只。四、实验要求要求学生自己复习有关译码器的原理，查阅有关二进制译码器实现组合逻辑函数的方法；根据实验任务，画出所需的实验线路及记录表格。五、实验内容译码器逻辑功能测试1、按图2-1接线。图2-1译码器逻辑功能测试表2-12、根据表2-1，利用开关设置S1、S2、S3、及A2、A1、A0的状态，借助指示灯观测Q0～Q7的状态，记入表2-1中。Φ－任意状态3、用3—8线译码器设计一个电路，主裁判同意情况下，三名副裁判多数同意成绩被承认。00000000000101110000000100100011010001010110011110001001101010111100110111101111FABCD表3-29真值表F0F1F2F3F4F5F6F7&74138S3S2S1A2A1A0ABCDF令A=S1为控制端，B,C,D为地址输入：B=A2,C=A1,D=A04、用3-8译码器和必要的门电路实现逻辑函数7Y6Y5Y4Y3Y2Y1Y0Y74LS138A1A0A22S1S“1”BCA&F3SABCCBACBACBAF六、实验报告要求1、根据实验结果分析译码器的逻辑功能。2、写出所设计电路的逻辑表达式和真值表，画出逻辑电路图。3、总结译码器设计组合电路的方法。4、指出实验过程中存在的问题，并提出相应的改进方法。实验三：全加器一、实验目的1、掌握全加器的功能及测试方法；2、熟悉全加器的应用。二、实验原理和内容两个多位二进制数相加时．除了最低位以外，每一位都应该考虑来自低位的进位。将两个对应位的加数和来自低位的进位3个数相加，这种运算称为全加，所用的电路称为全加器。即每一位全加器有3个输入端：Ai（被加数）、Bi（加数）、Ci-1（低位向本位的进位），2个输出端：Si（和）和Ci+1（向高位的进位）。根据二进制加法运算规则可列出全加器真值表，如表3-1所示。实验三表3-1实验三iiiiCBAS)(iiiii1iBACBAC图3-1用异或门构成全加器三、实验仪器、设备和器件1、数字逻辑电路实验箱一台2、集成电路74LS04、74LS54各一只。四、实验要求1、要求学生自己复习有关全加器的原理，查阅有关利用全加器实现多位二进制的加法/减法运算及十进制运算的方法；根据实验任务，画出所需的实验线路及记录表格；2、要求学生能适当了解一些科研过程，培养学生发现问题、分析问题、解决问题的能力；3、要求学生能独立操作每一个实验步骤，了解和掌握其相关的原理，培养学生熟练的试验操作。五、实验内容1.用与非门、异或门器件组成一全加器。2.用与或非门、异或门器件组成一全加器。Ai=1=1Ci-111CiBiSiCi-1AiBiSiCi六、实验报告要求1、每人一份实验报告，写出试验内容与步骤，画出逻辑图；2、严格按照实验步骤记录实验数据，根据实验结果分析全加器的逻辑功能；3、指出实验过程中存在的问题，并提出相应的改进方法。实验注意事项1、实验前按实验箱使用说明先检查电源是否正常。然后选择实验用的集成电路，按实验电路图接好连线，特别注意Vcc及地线不能接错。线接好后经实验指导教师检查无误方可通电实验；2、实验中改动接线须断开电源，接好线再通电继续进行实验。3、CMOS电路的使用特点：应先加入电源电压，再接入输入信号；断电时则相反，应先测输入信号，再断电源电压。另外，CMOS电路的多余输入端不得悬空。