搜索
1Quartus2使用流程2第一步：新建文件夹D:\cnt10b注意：文件夹名称及路径都不能用中文，且不可带空格。新建文件夹不要放在C盘中或软件安装目录下3打开Quartus2软件4第二步：新建一个工程56789填写工程名或实体名1011选择目标芯片121314第三步：建立图形设计文件15图形输入方式代码输入方式，输入完以后，保存为当前文件夹，后转到第四步开始。（P30页）16用鼠标左键双击该区域界面或选择符号17双击打开该目录18双击打开该目录19在以下目录库中选择所需要的逻辑元器件以及输入输出端口器件202122双击端口可以从新命名23按Esc退出鼠标粘连！24把用到的元器件都选出来用该线把器件连接起来选中放大按钮后，左键放大，右键缩小25半加器原理图26半加器如何创造一个symbol，可参见SmartSOPC+实验箱教材V1.1初稿33页。27全加器28保存为当前工程29保存为当前工程30一定要保存为当前工程注意，此路径指向当前的工程31第四步：分析和综合及编译分析和综合编译32编译33分析和综合34第五步：分配FPGA管脚NodeName35详见常见输入引脚的设定！36常见输入引脚的设定37注意：按键和拨动开关只能同时使用一种输入方式！38常见输入引脚端的设定39输出引脚端的设定4041第六步：器件和管脚的其它设置42434445第五步：时序波形仿真•为仿真测试新建一个文件：46空时序波形编辑器窗口47保存波形文件4849双击Name区域打开节点名列表5051①②③52535455仿真结束时间的设定•波形编辑器默认时间为1us，可根据具体情况自由设置仿真文件的结束时间！56编辑输入节点波形575859编辑输入节点波形60波形仿真•Processing=SimulationTool–相关设定步骤详见下页！•验证仿真结果与设计是否相符！•直到成功为止！615、按此按钮查看仿真后的波形626364第六步：下载硬件设计到目标FPGA•Processing=StartCompilation–进行全程编译，创建SOF文件及可选配置文件。–在编译过程中，可能产生很多警告信息，但不会影响设计结果。•编译成功后，产生SOF文件的FPGA配置文件。•在硬件连接成功以后，将SOF文件下载到目标FPGA器件中。65FullCompilationwassuccessful66硬件连接67686970下载到目标FPGA器件点击下载显示下载进度条编程接口：ByteBlasterII71END