6路抢答器设计

1多路数字式竞赛抢答器的设计与制作课程设计报告学院：自动化工程学院班级：测控081设计人：郭秋艳学号：0807250103指导老师：关硕黄俊峰张玉财时间：2010年7月14日2目录一．设计任务与技术要求………………………………………3二．方案的论证及电路的工作原理……………………………31.方案论证…………………………………………………………..………...32.工作原理……………………………………………………………………..4三：单元电路的设计及电路图……………………………………41.抢答器电路…………………………………………………………………42.定时电路……………………………………………………………………63报警电路……………………………………………………………………74.时序控制电路………………………………………………………………75计分电路……………………………………………………………………8四．元器件的选择…………………………………………………91.74LS148…………………………………………………………………………92，74LS279/R-S锁存器……………………………………………………..…….103.74LS192……………………………………………………………………...114.74LS48………………………………………………………………………125.555定时器.......................................................................................................136.74ls121………………………………………………………………………14五，需要的元器件清单…………………………………………………………15六．心得体会……………………………………………………………………….16七．参考文献………………………………………………………………………..163一：设计任务与技术要求1、设计任务设计制作一个可供6组选手参加比赛的数字式竞赛抢答器。2、技术要求(1)抢答器同时供6组选手，分别用6个按钮S0—S5表示。(2)设置一个系统清零（抢答显示数码管灭灯）和抢答控制开关S，该开关由主持人控制。(3)抢答器具有第一个抢答信号的鉴别和数据锁存，显示的功能。抢答开始后，若选手按动抢答按钮，锁存相应编号，并在LED数码管上显示该编号，同时扬声器给出声响提示，封锁输入编码电路，禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。(4)抢答器具有计分，显示的功能。预置分数可由主持人设定，并显示在每名选手的计分牌上，选手答对加10分，答错扣10分。(5)抢答器具有定时抢答的功能，抢答时间由主持人设定。当主持人按下开始按钮后，定时器开始减计时，同时扬声器发出短暂的声响，声响持续时间0.5S左右。(6)参赛选手在设定时间内抢答有效，抢答有效，定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。(7)如果抢答定时已到，却没有选手抢答时，本次抢答无效。系统扬声器报警并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示“00”。(8)抢答器具有犯规提示的功能，对提前抢答和超时抢答的选手，扬声器会发出警示信号，并在显示器上显示其编号。二：方案的论证及电路的工作原理1.方案论证方案1：采用CD4511芯片作为抢答信号的触发、锁存和译码输出。这样虽然比较简便，但实际在实现锁存功能时比较繁琐难实现。方案2：采用D触发器和译码器来完成抢答部分。虽然元件较多，但在实现锁存功能时可以简单的实现。经过对比两方案的优缺点，决定采用抢答信号锁存简单实现的方案2。然后利用软件来进行仿真调试，再进行逐步改进。2.工作原理抢答器由输入电路，判别电路，显示电路，秒脉冲发生器，计时电路和报4警电路等组成。抢答器在接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灯灭，定时器显示设定时间；主持人将开关置“开始”，抢答选手按下自己面前的按钮，输入电路立即输出一抢答信号，经锁存器等判别电路后，锁存第一抢答者信号，并封锁输入电路，禁止其他选手抢答，同时锁存输出信号驱动数码管显示。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。计数器选用十进制加/减计数器，计数输入由秒脉冲发生器提供。数字式抢答器原理框图如下：图1三：单元电路的设计及电路图(1)抢答器电路参考电路如图2所示。该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。工作过程：开关S置于清除端时，4个触发器输出置0，使74LS148的输入使能端＝0，使之处于工作状态,发光二极管不发光。当开关S置于开始时，抢答器处于等待工作状态，当有选手将键按下时（如按下S5），74LS148的输出经RS锁存后，1Q=1,=1,74LS148处于工作状态，4Q3Q2Q=101,经译码显示为5。此外，1Q＝１，使74LS148＝１，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的此时由于仍为１Q＝１，使编码器的控制端＝１，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将Ｓ开关重新置“清除”，然后再进行下一轮抢答。74LS148为8线－3线优先编码器，表1为其功能表。抢答按钮锁存器编码器主持人控制开关控制电路计时器秒脉冲产生电路计分电路译码显示数码管显示显示驱动器译码显示报警电路5图274LS148的功能真值表:表16(2)定时电路图3由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。可预时间的电路选用十进制同步加减计数器74LS192进行设计(3)报警电路由555定时器和三极管构成的报警电路如图4所示。其中555构成多谐振荡器，振荡频率fo＝1．43／［（R1＋2R2）C］，其输出信号经三极管推动扬声器。PR为控制信号，当PR为高电平时，多谐振荡器工作，反之，电路停振。7图4(4)时序控制电路时序控制电路是抢答器设计的关键，它要完成以下三项功能：①.主持人将控制开关拨到开始位置时，扬声器发声，抢答电路和定时电路进人正常抢答工作状态。②.当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。③.当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。图5根据上面的功能要求，设计的时序控制电路如图5所示。图中，门G1的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制的74LS148输人使能端。图5的工作原理是：主持人控制开关从清除位置拨到开始位置时，来自于图11、2中的74LS279的输出1Q=0，经G3反相，A＝1，则时钟信号CP能够加到74LS192的CPD时钟输入端，定时电路进行递减计时。同时，在定时时间未8到时，则定时到信号为1，门G2的输出=0，使74LS148处于正常工作状态，从而实现功能①的要求。当选手在定时时间内按动抢答键时，1Q＝1，经G3反相，A＝0，封锁CP信号，定时器处于保持工作状态；同时，门G2的输出=1，74LS148处于禁止工作状态，从而实现功能②的要求。当定时时间到时，则定时到信号为0，经反相后为1，74LS148处于禁止工作状态，禁止选手进行抢答。同时，门G1处于关门状态，封锁CP信号，使定时电路保持00状态不变，从而实现功能③的要求。(5)计分电路计分电路由十进制计数器，译码器，运算器电路及显示电路组成。由于每次加分或减分都是10分，故各位总保持为零，只要十位和百位作加或减计数即可。框图如下：四．元器件的选择1.74LS148在优先编码器电路中，允许同时输入两个以上编码信号。不过在设计优先编码器时，已经将所有的输入信号按优先顺序排了队。在同时存在两个或两个以上输入信号时，优先编码器只按优先级高的输入信号编码，优先级低的信号则不起作用。74148是一个八线-三线优先级编码器。如图所示的是八线-三线编码器74148的惯用符号及管脚图引脚图。运算器计分显示器译码器计数器加/减分键974148优先编码器为16脚的集成芯片，除电源脚VCC(16)和GND(8)外，其余输入、输出脚的作用和脚号如图中所标。其中I0—I7为输入信号，A2,A1,A0为三位二进制编码输出信号，IE是使能输入端，OE是使能输出端，GS为片优先编码输出端。由74148真值表可列输出逻辑方程为：A2=(I4+I5+I6+I7)IEA1=(I2I4I5+I3I4I5+I6+7)·IEA0=(I1I2I4I6+I3I4I6+I5I6+I7)·IE使能输出端OE的逻辑方程为：OE=I0·I1·I2·I3·I4·I5·67·IE当使能输入IE=1时，禁止编码、输出(反码)：A2,A1,A0为全1。当使能输入IE=0时，允许编码，在I0～I7输入中，输入I7优先级最高，其余依次为：I6,I5,I4,I3,I2,I0，I0等级排列。OE为使能输出端，它只在允许编码(IE=0)，而本片又没有编码输入时为0。扩展片优先编码输出端GS的逻辑方程为：GS=(I0+I1+I2+I3+I4+I5+I6+I7)·IEGS为片优先编码输出端，它在允许编码(IE=0)，且有编码输入信号时为0；若允许编码而无编码输入信号时为1；在不允许编码(IE=1)时，它也为1GS=0表示“电路工作，而且有编码输入”74148102，74LS279/R-S锁存器简要说明:279为四个/R-/S锁存器，四个锁存器中有2个具有2个置位端（/SA,/SB）。当/S为低电平，/R为高电平时，输出端Q为高电平。当/S为高电平，/R为低电平时，Q为低电平。当/S和/R均为高电平时，Q被锁存在已建立的电平。当/S和/R均为低电平时，Q为不稳定的高电平状态。对/SA和/SB，/S的低电平表示/SA和/SB只要有一个为低电平，/S的高电平表示/SA和/SB均为高电平。引出端符号：1Q~4Q输出端/1S~/4S置位端（低电平有效）/1R~/4R复位端（低电平有效）真值表如下：3.74LS1921174LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：图774LS192的引脚排列及逻辑符号图中：为置数端，为加计数端，为减计数端，为非同步进位输出端，为非同步借位输出端，P0、P1、P2、P3为计数器输入端，为清除端，Q0、Q1、Q2、Q3为数据输出端。其功能表如下：输入输出MRP3P2P1P0Q3Q2Q1Q01×××××××000000××dcbadcba011××××加计数011××××减计数4.74LS48是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中。125.555定时器555定时器，它基本原理是，由于电容C的两端的电压不能突变，定时器的2端电压低触发端为低电平，输出端3为高电平。电源经过R1、R2给电容C充电，当电容的电压充到电源电压的2/3时，555内部的MOS管导通，输出为低电平。接着电容通过R2和已经导通的MOS管放电，当电容的两端电压下降到低于1/3的电源电压时，MOS管截止电容放电停止，此时电源通过R1、R2再次向电容充电，如此反复，形成震荡，从而在3端得到时钟脉冲源输出，根据公式：周期T=（R1+2R2）×C×ln2=0.7（R1+2R2）C。它由3个阻值为5k的电阻组成的分压器、两个电压比较器C1和C2、基本RS触发器、放电BJT以及缓冲器G组成。定时器的主要功能取决于比较器的输出控制RS触发器和放电BJTT的状态。图中Rd为复位输入端，当Rd为低电平时，不管其他输入端的状态如何，输出Vo为低电平。因此在正常工作时，应将其接高电平。13图7555结构原理图由图可知，当5脚悬空时，比较器C1和C2的比较电压分别为2/3Vcc和