存储器组织

2008年3月21日南京大学计算机系14.6ARM存储器组织介绍以下内容：数据类型和存储格式ARM的存储体系片上存储器的用法协处理器CP15存储器管理单元MMU保护单元快速上下文切换扩展写缓存器（WriteBuffer）ARM的异常中断向量表和异常中断处理与返回2008年3月21日南京大学计算机系24.6.1数据类型和存储格式ARM存储器中的数据类型有6种有符号数8位（字节）、16位（半字）、32位（字）无符号数8位（字节）、16位（半字）、32位（字）缺省端序设置为小端序2008年3月21日南京大学计算机系34.6.2ARM的存储体系参看下图，抽象成一个呈金字塔型的存储结构注重研究第2层寄存器片内Cache，写缓存，TCM，片内SRAM板卡级SRAM，DRAM和SDRAMNOR型和NAND型闪速存储器硬盘驱动器、光盘驱动器速度加快容量增大2008年3月21日南京大学计算机系44.6.3片上存储器的用法事实上许多ARM处理器芯片内部含有存储器，称作片上存储器。片上存储器的存储空间可以通过指令进行配置，定义成片上Cache，或者片上SRAM，或者一部分片上Cache加一部分片上SRAM。按照具体应用情况决定片上存储器配置方法2008年3月21日南京大学计算机系5片上存储器的用法许多嵌入式处理器芯片内部含有存储器，称作片上存储器或者片内存储器。片上存储器的存储空间可以通过指令进行配置，定义成片上Cache，或者片上SRAM，或者一部分片上Cache加一部分片上SRAM。例如S3C44B0X和S3C4510B有三种配置用法较多采用片内RAM配置而非片内Cache配置。2008年3月21日南京大学计算机系64.6.4协处理器CP15CP15即所谓的系统控制协处理器SystemControlCoprocessor在基于ARM的嵌入式系统中，诸如Cache配置、写缓存配置之类的存储系统管理工作由协处理器CP15完成。CP15可以包含16个32位寄存器编号为CP0~CP15。实际运用中写为C0~C15。2008年3月21日南京大学计算机系74.6.5存储器管理单元MMUARM的MMU部件的用途：◇完成虚拟存储空间到物理存储空间的映射。◇管理方式：页式虚拟存储器。◇页的大小有两种：粗粒度和细粒度。◇存储器访问权限的控制。◇设置虚拟存储空间的缓冲特性。2008年3月21日南京大学计算机系84.6.6保护单元保护单元PU，ProtectionUnit。允许将ARM的4GB地址空间映射为8个区域。每一个区域都有可编程的起始地址及大小、可编程属性和Cache属性。对于不需要MMU的嵌入式系统而言，PU简化了硬件和软件。主要表现在不使用转换表，降低系统开销。2008年3月21日南京大学计算机系9带保护单元和MMU的系统框图C5寄存器C2,C3寄存器优先级编码器存储区地址比较器访问控制硬件访问允许控制位（AP控制位）ARMcoreCache和写缓存寄存器允许Cache控制位，允许缓存控制位（C,B控制位）中止选择的区域Cache行读取硬件MainMemory虚拟地址/物理地址2008年3月21日南京大学计算机系104.6.7ARM处理器的CacheARM处理器均带有Cache或者可以将片上存储器配置成Cache。当然，在不需要时也可以通过配置操作关闭Cache。ARM处理器的Cache地址映射均采用组相联映射。2008年3月21日南京大学计算机系114.6.8快速上下文切换扩展快速上下文切换扩展FCSE，FastContextSwitchExtensionFCSE是ARM存储系统的修正机构。它修改系统中不同进程的虚拟地址，避免在进行进程间切换时造成的虚拟地址到物理地址的重映射，从而提高系统的性能。2008年3月21日南京大学计算机系124.6.9写缓存器(WriteBuffer)写缓存器是一个容量很小的片内的先进先出（FIFO）存储器，位于处理器核与主存之间。写缓存器的主要用途是：当CPU输出数据时，总线恰好被占用而无法输出，此时，CPU可以把输出数据写入到写缓存器。2008年3月21日南京大学计算机系13S3C44B0X处理器的写缓存区由4个写缓存寄存器构成。每一个写缓存寄存器包括一个32位数据字段，一个28位地址字段和一个2位状态字段。可以通过指令使能或者禁能写缓存器。参看下图。270031地址MAS写缓存数据012008年3月21日南京大学计算机系144.7ARM的异常中断ARM异常与中断不做严格意义上的区别ARM的中断向量表内存放的是响应异常和中断的转移指令而不是中断向量地址。在ARM处理器中，当异常发生时，完成当前指令后跳转到相应的异常中断处理程序入口执行异常中断处理。异常处理完毕后返回原来的程序断点继续执行原来的程序。2008年3月21日南京大学计算机系15异常中断分类ARM异常按照起因的不同分为3类：①指令执行引起的直接异常软件中断、未定义指令和预取指令中止属于这一类②指令执行引起的间接异常数据中止（在读取和存储数据时的存储器故障）属于这一类。③外部产生的与指令流无关的异常复位、IRQ和FIQ属于这一类。2008年3月21日南京大学计算机系16ARM中断向量表中断向量表中存放了各个异常中断以及处理程序的对应关系。在ARM体系结构中，异常中断向量表的大小只有32个字节。其中，每个异常中断向量占4个字节。系统初始化时，中断向量表从0号存储单元开始存放。2008年3月21日南京大学计算机系17ARM中断向量表（续）中断向量地址异常中断类型异常中断模式优先级（6级最低）0x0复位管理模式，SVC10x4未定义指令未定义指令中止，UND60x8软件中断管理模式，SVC60xC指令预取中止中止模式，ABT50x10数据访问中止中止模式，ABT20x14保留未使用未使用0x18外部中断请求，IRQ外部中断模式，IRQ40x1C快速中断请求，FIQ快速中断模式，FIQ32008年3月21日南京大学计算机系18ARM异常中断响应当发生异常时，ARM处理器对异常中断的响应过程如下：①将CPSR的内容保存到将要执行的异常中断模式的SPSR中。例如：如果异常类型是FIQ，则SPSR_FIQ=CPSR②设置当前程序状态寄存器CPSR中的模式字段位。③将异常发生时程序的下一条指令地址保存到新的异常模式的R14寄存器。注意：异常发生时异常模式R14的定义是PC-4。2008年3月21日南京大学计算机系19ARM异常中断响应④强制对程序计数器赋值。使程序从异常所对应的向量地址开始执行中断服务子程序。ARM处理器对异常的响应过程可用伪代码描述如下：R14_exception_mode=returnlinkSPSR_exception_mode=CPSRCPSR[4:0]=exceptionmodenumberCPSR[5]=0/*当运行于ARM状态时*/ifexception_mode==ResetorFIQthenCPSR[6]=1/*禁止新的FIQ中断*/CPSR[7]=1/*禁止新的IRQ中断*/PC=exceptionvectoraddress2008年3月21日南京大学计算机系20响应异常处理时的断点地址计算中断向量号异常类型异常类型PC是否已被更新LR寄存器值返回地址返回时LR值传送返回到PC前调整①复位SVC清零清零不返回②未定义指令UND未更新X+4X+4不需要③软件中断SWISVC未更新X+4X+4不需要④指令预取中止ABT未更新X+4XLR-4⑤数据访问中止ABT已经更新X+8XLR-8保留⑦外部中断请求，IRQ已经更新X+8X+4LR-4⑧快速中断请求，FIQ已经更新X+8X+4LR-42008年3月21日南京大学计算机系21IRQ、FIQ和ABT异常中断处理程序的返回发生IRQ或者FIQ异常中断时，指令已经执行完毕，PC指向当前指令后面的第3条指令。因此IRQ或者FIQ的异常中断发生时，处理器将程序计数器的计算值（PC-4）保存到LR_IRQ或者LR_FIQ寄存器中。这时LR_IRQ或者LR_FIQ寄存器的值指向当前指令后的第2条指令。参看下面幻灯片的图解。2008年3月21日南京大学计算机系22IRQ、FIQ和ABT异常中断处理程序的返回（续1）在指令预取时如果目标地址是非法的，该指令将被标记成有问题的指令，处理器产生指令预取ABT异常。此刻PC的值还没有更新，它指向当前指令后的第2条指令。指令预取ABT异常中断发生时，处理器将程序计数器的计算值（PC-4）保存到异常模式LR_ABT。这时LR_ABT寄存器的值指向当前指令后的第1条指令。2008年3月21日南京大学计算机系23IRQ、FIQ和ABT异常中断处理程序的返回（续2）当IRQ、FIQ和ABT异常中断处理程序退出时，前两种情况下应该执行断点的下一条指令，后一种情况下程序应该返回到有问题的指令处（即断点指令），重新读取并执行。无论上述三种情况的那一种，返回操作都应该通过SUBSPC,LR,#4指令实现。该指令将寄存器LR中的值复制到程序计数器PC中，实现程序返回，同时将SPSR_SVC或者SPSR_UND寄存器的内容复制到CPSR中。2008年3月21日南京大学计算机系24全部异常中断的四种返回方式图解发生异常时的ARM指令断点后的第1条指令断点后的第2条指令断点后的第3条指令PC+0PC+4PC+8PC+12存储器数据预取ABT异常发生时PC已经更新，连接寄存器值的指向PC+8地址。返回时回到程序断点，连接寄存器的值需要减8。SVC异常（SWI）和UND异常发生时PC未更新，连接寄存器值的指向PC+4地址。返回时回到程序断点的下一条指令位置。连接寄存器的值可直接使用。IRQ异常和FIQ异常发生时，PC值已经更新，连接寄存器值的指向PC+8地址。返回时回到程序断点的下一条指令位置。连接寄存器的值需要减4。断点后的第4条指令PC+16指令预取ABT异常发生时PC还没有更新，连接寄存器的值指向PC+4地址。返回时需要回到程序断点PC+0处，因此返回前连接寄存器的值需要减4。2008年3月21日南京大学计算机系25第7讲重点嵌入式处理器片上存储器的用法ARM的协处理器CP15ARM的存储管理单元（MMU）ARM的存储器保护单元ARM处理器的CacheARM的快速上下文切换ARM中断向量表ARM写缓存器ARM异常中断响应处理与返回方式2008年3月21日南京大学计算机系26第7讲复习题与思考题请给出几个采用哈佛结构分离型Cache的处理器具体案例（此题不限于嵌入式处理器）怎样配置ARM处理器的片上存储器为好试描述ARM的MMU分页功能和处理流程ARM的存储器保护单元起什么作用？ARM的CP15协处理器起什么作用？ARM的逻辑Cache和物理Cache是怎么一回事？ARM处理器中的写缓存起什么作用？请阐述ARM异常中断向量表的结构。异常处理结束后，CPU是如何返回到主程序断点的？2008年3月21日南京大学计算机系27第3次习题布置题1，片上存储器的用法有哪几种？分别用于什么场合为宜？题2，ARM异常中断的返回有哪几种情况？对应的中断服务子程序分别要做哪些处理？