水利工程建设项目安全生产工作检查赋分表

第三章门电路§3.1概述§3.2分立元件门电路§3.3TTL与非门§3.4其它类型的TTL门电路§3.5MOS门电路§3.1概述门：电子开关满足一定条件时，电路允许信号通过开关接通。开门状态：关门状态：条件不满足时，信号通不过开关断开。开关作用二极管反向截止：开关接通开关断开三极管（C,E)饱和区：截止区：开关接通CEB开关断开正向导通：CEB§3.2分立元件门电路FABD1D2+12V3.9KR逻辑变量0V3V逻辑函数uAuBuF0V0V0.3V0V3V0.3V3V0V0.3V3V3V3.3V一、二极管与门(uD=0.3V)规定高电位：1低电位：0正逻辑极性指定负逻辑极性指定高电位：0低电位：1混合逻辑I:负逻辑O:正逻辑一般采用正逻辑I:正逻辑（input)O:负逻辑(output)0.3V3.3VFABD1D2+12V3.9KR0V3V“0”“1”“1”“0”uAuBuF0V0V0.3V0V3V0.3V3V0V0.3V3V3V3.3V000010输入输出ABF100111真值表:真值表:n个变量N=2n种组合000010输入输出ABF100111真值表功能：当A与B都为高时，输出F才为高。F是A和B的与函数逻辑式：F=A•B“•”:逻辑与运算逻辑乘法运算111逻辑符号：&ABF二极管与门任0则0全1则1口诀：波形图（时序图）ABF二、二极管或门FABD1D2-12VR0V3V-0.3V2.7VuAuBuF0V0V-0.3V0V3V2.7V3V0V2.7V3V3V2.7V(uD=0.3V)FABD1D2-12VR0V3V“0”“1”-0.3V2.7V“1”“0”000011输入输出ABF101111真值表真值表功能：当A或者B任意有一个为高，或同时都为高时，输出F就为高。F是A和B的或函数。逻辑式：F=A+B“+”:逻辑或运算逻辑加法运算000011输入输出ABF101111真值表011101111逻辑符号：ABF二极管或门任1则1全0则0口诀：波形图（时序图）ABF三、三极管非门AF0.3V3.2V保证UA=0.3V时,三极管可靠截止1)当UA=0.3V时:+2.5VD+12V1.5K1K18K-12VP=30T工作情况:设:T截止要求:UBE0.5V当UA=0.3V时:设:IB=0A0.3V1.5K1K18K-12VP+12VF+2.5VD=30TIBUp=-12/18+0.3/1.51/18+1/1.5=-1.8VD导通,起箝位作用:UD=0.7V箝位二极管Up0.5VT截止UF=2.5V+0.7V=3.2V3.2V2)当UA=3.2V时:设:T饱和导通.A3.2V1.5K1K18K-12VP+12VF+2.5VD=30TIBIBsT的UCES=0.3V,UBE=0.7V。即UF=0.3V,D截止。检验T饱和条件:临界饱和基极电流=ICS估算IB:先计算IBS:IBS=(12-0.3)/1K30=0.39mA=0.96mAIBIBs,T饱和的假设成立。得:UF=0.3VA3.2V1.5K1K18K-12VP+12VF+2.5VD=30TICIBI1I2I1=I2+IBK18)12(UK5.1UUIPPAB0.3V0110真值表FAD+12V+2.5V1.5K1K18K-12VP=300.3V3.2V0.3V3.2V输入输出AF“0”“1”“1”“0”0110真值表输入输出AF功能：当A为高时,输出F为低；A为低时，F为高。F是A的非函数。逻辑式：F=A逻辑求反运算“–”:逻辑非运算逻辑符号：三极管非门波形图（时序图）A1AFF求反运算四、DTL电路ABD1D2+12V3.9KR二极管与门与非门：A•BAB(Diode—TransistorLogic)-12V三极管非门D+12V+2.5V1.5K1K18KP=30F与非门：任0则1全1则0口诀：&ABF逻辑式：逻辑符号：BAF=或非门：ABD1D2-12VR二极管或门A+BD+12V+3V1.5K1K18K-12VP=30三极管非门FA+B或非门：任1则0全0则1口诀：ABF逻辑式：逻辑符号：BAF=采用不同的逻辑极性，则实现的逻辑关系也不同。例：二极管与门（正逻辑）AB+12VR0V3V0.3V3.3VFLLL000111001110LHL010101011100HLL100011101010HHH111000110001I:+O:-ABF正逻辑负逻辑混合逻辑混合逻辑电平状态表逻辑真值表I:-O:+(ABF)(ABF)LLL000111001110LHL010101011100HLL100011101010HHH111000110001I:+O:-ABF正逻辑负逻辑混合逻辑混合逻辑电平状态表逻辑真值表I:-O:+(ABF)(ABF)正逻辑负逻辑混合逻辑混合逻辑(I:+O:-)(I:-O:+)逻辑式：F=ABF=A+BF=ABF=A+B逻辑关系:正与门;负或门;混合逻辑与非门,或非门。注意：若无特殊说明，一般均采用正逻辑。逻辑关系:正逻辑负逻辑混合逻辑混合逻辑(I:+O:-)(I:-O:+)正与门;负或门;混合逻辑：与非门,或非门。正与非门;负或非门;混合逻辑：与门,或门。正非门;负非门;混合逻辑：逻辑恒等。注意：一般均采用正逻辑。1、体积大、工作不可靠。2、需要不同电源。3、各种门的输入、输出电平不匹配。分立元件门电路的缺点§3.3TTL与非门•数字集成电路：在一块半导体基片上制作出一个完整的逻辑电路所需要的全部元件和连线。使用时接：电源、输入和输出。数字集成电路具有体积小、可靠性高、速度快、而且价格便宜的特点。•TTL型电路：输入和输出端结构都采用了半导体晶体管，称之为:Transistor—TransistorLogic。100个以下：小规模集成电路(SmallScaleIntegration:SSI)几百个：中规模集成电路（MediumScaleIntegration:MSI)几千个：大规模集成电路（LargeScaleIntegration:LSI)一万个以上：超大规模集成电路（VeryLargeScaleIntegration:VLSI)名称3.3.1TTL与非门电路结构和工作原理一、结构0.3V3.4V+5VABCFR4R2R13kT2R5R3T3T4T1T51007503603K+5VABCR1T1R2T2R3FR4R5T3T4T5输入级输出级中间级T1与R1组成输入级：T1—多发射极晶体管：实现“与”运算。等效电路b1=A•B•Cc1+5VR1T1b1ABCc1AB+5Vb1R1C+5VR1c1T1b1ABCR2T2R3FR4R5T3T4T5“与”“非”复合管形式与非门输出级+5VR1c1T1b1ABCR2T2R3FR4R5T3T4T5“与”“非”复合管形式TTL与非门输出级0.3V3.4V二、工作原理1、任一输入为低电平（0.3V）时+5VFR4R2R1R5R3T3b1ABC“0”截止c1T1T5T2T41V0.3VUF=5-UBE3-UBE4-UR23.4V高电平！+5V“0”FR4R2R13kR5T3T4T1b1c1ABC1VUFRLT2，T5：截止逻辑关系:任0则12.输入全为高电平（3.4V）时4.1V3.4V“1”(3.4V)T5T4发射结全反偏R2+5VFR4R1T2R5R3T3T1b1c1ABC电位箝在2.1V0.7V1.4V2.输入全为高电平（3.4V）时全导通(T2、T5饱和)T5T4R2截止T1:倒置状态C、E作用颠倒+5VFR4R1T2R5R3T3T1b1c1ABC1V0.7V1.4V“1”(3.4V)发射结全反偏电位箝在2.1VUF=0.3V饱和T1T2T5T2：截止逻辑关系：全1则0+5VFR2R13kR3b1c1ABC“1”(3.4V)电位箝在2.1V发射结全反偏TTL与非门ABCF&ABCF输入任0：T2、T5截止,T3、T4导通；U0=U0H。输入全1：T4截止,T2、T5饱和导通;U0=U0L。逻辑关系：任0则1全1则0与非门3.3.2TTL与非门外特性和参数测试电路一、电压传输特性：UOUI&+5VUIUOR简化的传输特性(UOUI)曲线—二值性曲线UOHUOLUIHUIL1.4UTUO(V)UI(V)1231230截止区(T5：关门)转折区(过渡区)饱和区(T5：开门)阈值电压:UT=1.4V门槛电压(Threshold)+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC1007503603K通用：UOH2.4V，UOL0.4V典型值：输出高电平UOH=3.4V输出低电平UOL=0.3V阈值电压UT=1.4V1.输出端2.输入端：典型值：输入高电平UIH=3.4V输入低电平UIL=0.3V通用：UIUTUI=“1”，与非门开门UOL；UIUTUI=“0”，与非门关门UOH。典型参数：二、输入负载特性(UIRI)UIVRIC+5VR4R2R13kb1100750FT2R5R3T3T4T1T5c1AB3603KUI=RIRI+R1(5-UBE1)=4.3RI3+RI例：RI=0.5KUI=0.6VUTUI为低电平当RI较小时：设：T2、T5截止截止R4T2R3c1T1+5VR13kT5b1RIUIR2R5T3T4F当RI较小时：UIUT,T2、T5截止，T3、T4导通：UF=UOH。T1+5VR13kb1RIUIR2R4R5T3T4UFRLF当UI=UT时，T5将饱和导通:UF=UOL;此时RI=?求出：RI=1.45K临界电阻即:1.45K;1.4=RIRI+3(5-UBE1)1.4V当RI1.45K时箝位UI=1.4V,UF=UOL。1.45K饱和UF=UOL+5VRIFR2R13kT2R3T1T5b1c12.1V1.4V0.7V20RI(K)UI(V)12310.60.51.41.45多余输入端处理：接+5V若悬空:UI=“1”输入端并联使用对应:UOH对应:UOLABCFUIVRI&RIUI关系:RI1.45K时:输入端（UI）相当于接“1”(高电平);RI1.45K时:输入端（UI）相当于接“0”(低电平);RI=(输入端悬空)时：相当于接“1”(高电平)。三、扇出系数(fanout)与非门输出驱动同类门的个数：N8。与非门的扇出系数一般是10。——带负载能力驱动器：扇出系数可以大于20。1.与非门输出为高电平时：（UIL:T2、T5截止，T3、T4导通。）拉电流：IOH（几百)iORL(等效)拉电流能力：维持UOH时，所允许的最大拉电流值。+5VR4R2R5T3T4UOH2.与非门输出为低电平时：iORL+5V(等效)灌电流：IOL约十几mA灌电流能力：维持UOL时，所允许的最大灌电流值。+5VR2R13kT2R3T1T5b1c1UOL四、动态特性tuiotuoo50%50%tp1tp2导通传输时间截止传输时间波形边沿变坏延迟变化uo平均传输时间（Propagationdelay)tpd=tp1+tp22典型值：310ns对TTL与非门的要求：•1）掌握其逻辑关系：任0则1，全1则0；•2）掌握其典型参数，会使用；•3）了解其基本结构，能定性分析其工作原理。§3.4其它类型的TTL门电路一、集电极开路的与非门（OC门）1.问题的提出标准TTL与非门进行与运算:&ABEF&CD&G1ABCD&ABEF&CDG能否“线与”？（OpenCollector)G=EF=ABCDEFEF问题：TTL与非门的输出电阻很低。i功耗与非门截止：T4热击穿iUOL与非门导通：不允许&ABEF&CDG与非门截止与非门导通+5VR4R2T3T4T51007503KR3UOH+5VR4R2T3T4T51007503KR3UOL2.OC门结构+5VFR4R2R13kT2R5