西安电子科技大学考研复试科目-微机原理与接口技术chap04-01

微机原理及接口技术第4章总线技术4.1总线概述2总线：连接两个以上数字系统元件的公共的信息通路。总线的分类：片内总线元件级总线系统总线（内总线）通信总线（外总线）总线标准化的优点：①简化软、硬件设计，简化系统结构。→模块化②使系统易于扩展、便于更新。③便于调试、维修。→各插件板分别调试；一级维修CPU内存总线控制逻辑扫描仪网卡声卡SCSI卡主板主机外设微机原理及接口技术第4章总线技术4.2内总线（系统总线）4PC机的内总线PC/XT总线ISA总线EISA总线PCI总线工控机的内总线STD总线基于PC的工控机总线PC/104总线PC/104-PLUSCompactPCI4.2内总线61.兼容性好2.可靠性高3.支持多微处理器4.结构简单，小板结构，模块化4.2内总线4.2.2.1STD总线P148一、特点：Page14871.地址选择信号产生时序4.2内总线4.2.2.1STD总线P148二、信号定义：扩展请求地址地址选择IOEXP,MEMEXPIORQ,MEMRQ地址总线8WR2.读写时序4.2内总线4.2.2.1STD总线P148二、信号定义：地址选择RD数据RD数据总线地址选择数据WR数据总线读时序写时序9串行并行4.2内总线4.2.2.1STD总线P148三、中断优先级的实现：PCIPCOINTRQINTAKINTRQINTAKIRQ…………IRQ10串行并行BAIBAOBUSAKBUSRQ4.2内总线4.2.2.1STD总线P148四、总线优先级控制：111.利用MEMEX选择存储器组2.输出接口存储器选择法4.2内总线4.2.2.1STD总线P148五、存储器的扩展122.输出接口存储器选择法4.2内总线4.2.2.1STD总线P148五、存储器的扩展I/O&地址译码……D0D7SETCLKQ0Q1Q2Q3Q4Q5Q6Q7CS2WRRDA0A15CS1D0D7MEM组0的CSMEM组1的CSMEM组7的CS…………D0～D7A0～A15片选/译码写RAM读RAMD0～D7SYSResetA0A7IOEXPIORQWR锁存器置“1”端1.向I/O写一个数（如11111110，选择MEM组0），即第一组64K）；2.对MEM组0操作（RD/WR）。64KB×8＝512KB134.2内总线4.2.1.2ISA总线P141BabyATATXIndustryStandardArchitecture144.2内总线4.2.1.2ISA总线P141一、ISA总线的特点：①支持8位、16位数据操作。②将XT与AT总线的运行速度提升至8MHz。③更强调I/O处理能力：1KB的I/O空间、11级硬件中断、7级DMA通道。④地址、数据非多路复用。⑤是多主控设备总线：除主CPU之外，DMA控制器、DRAM刷新控制器、带处理器的只能卡都可以称为ISA的主控设备。⑥曾广泛流行，支持的厂商众多。154.2内总线4.2.1.2ISA总线P141XT总线AT总线一、ISA总线的特点：181.数据总线为16位（支持8位、16位数据操作）SBHE、MEMCS16、IOCS16、0WS①提速：0WS，零等待状态，也叫NOWS（NoWaitState），ISA卡通知CPU不插Tw。②升位：MEMCS16、IOCS16，插件板通知CPU进行16位数据传送。③位数可选：SBHE，总线高字节允许（SystemBusHighEnable），可选8位、16位操作。【注意】当SBHE被主控设备（一般为系统主板）置为低电平时，ISA插卡必须及时将IOCS16或MEMCS16置为有效作为回应。4.2内总线4.2.1.2ISA总线P141二、信号定义191.数据总线为16位（支持8位、16位数据操作）SBHE、MEMCS16、IOCS16、0WS4.2内总线4.2.1.2ISA总线P141二、信号定义SBHESA0操作所用数据线00从偶地址开始读/写一个字(16位)D15～D001从奇地址读/写一个字节（8位）D15～D810从偶地址读/写一个字节（8位）D7～D011无效无202.寻址能力达到16MB，地址、数据线不复用。LA17～LA23（非锁存信号，可用BALE锁存）LA17～LA19（不锁存）与SA17～SA19（锁存）重复。3.中断扩充为11个（PC/XT为6个）IRQ3～IRQ7，IRQ9～IRQ12，IRQ14～IRQ15IRQ0（定时器）、IRQ1（键盘）、IRQ2（级联）、IRQ8（定时器8254）、IRQ13（协处理器）用于系统板上，总线上不出现。B4引脚：IRQ2（XT）→IRQ9（AT），早期由8259级联实现。4.2内总线4.2.1.2ISA总线P141二、信号定义214.2内总线4.2.1.2ISA总线P141二、信号定义INTIRQ8IRQ9IRQ10IRQ11IRQ12IRQ13IRQ14IRQ15IRQ0IRQ1IRQ3IRQ4IRQ5IRQ6IRQ7INTINTA高低优先级：82598259224.DMA扩充为7个（PC/XT为4个）DRQ0～3，DRQ5～7（新增），DACK0～DACK3，DACK5～DACK7优先级：DRQ0＞DRQ1＞……＞DRQ7（DRQ4用作8237级联，不出现）DRQ0～3：8位传输DRQ5～7：16位传输4.2内总线4.2.1.2ISA总线P141二、信号定义235.ISA总线是一种多主控总线：MASTER若ISA插卡要控制总线，则：①ISA卡置DRQx为高；②DMAC送HOLD申请总线，若成功（CPU送来HOLDACK信号）则DMAC置相应的DACKx有效→ISA卡成为总线上的主控设备；③此时AEN为高电平，若此时ISA卡需要访问其它I/O设备（包括其它ISA卡），则置MASTER为低→释放AEN（使AEN为低电平，无效）；④……⑤ISA卡释放DRQx（置为低），释放MASTER（置为高）→总线控制权又返回系统板。4.2内总线4.2.1.2ISA总线P141二、信号定义246.速度：CLK（B20，Output）4.77MHz→8.3MHz（标准）→12MHz4.2内总线4.2.1.2ISA总线P141二、信号定义时序8位I/O读/写16位I/O读/写标准周期：T1BALE有效；T2读写控制信号有效；T3T4T5等待；T6锁存数据延长周期：IOCHRDY→T6采样零等待周期：0WST3采样，若有效→T3结束I/O读/写标准周期：T1T2T3延长周期要求ISA卡在译码条件成立的同时将IOCS16或MEMCS16置为低电平。256.速度：CLK（B20，Output）4.77MHz→8.3MHz（标准）→12MHz4.2内总线4.2.1.2ISA总线P141二、信号定义速度8位，CLK=8MHz16位，标准周期标准：零等待：CLK＝8MHz：CLK＝12MHz：SMBSB/33.1/61086SMBSB/67.2/31086SMBSB/33.5/231086SMBSB/8/231012626早期的PC机后来：PentiumIII主板4.2内总线4.2.1.2ISA总线P141三、ISA总线的体系结构PCIBusCPU北桥芯片主存MainMemoryAGP图形加速卡显示器显存南桥芯片中断控制器……EthernetSCSIHBAHDDCDIDEUSB……PCI扩展槽ISABus……ISA扩展槽SystemBIOSSuperI/O键盘鼠标软盘并口COM1COM2SoundChipSetFSB：前端总线IRQsPCI总线ISA总线南桥中断控制器IDE控制器USB主控制器DMA控制器……284.2内总线4.2.1.4PCI总线P142～147PeripheralComponentInterconnectLocalBusBabyATATX局部总线，1992年29ABITKV7Motherboard(AMDAthlonXPSystemBoardSocket462)304.2内总线4.2.1.4PCI总线P142～1471.不依赖于处理器：更换CPU→换PCI桥路即可→使PCI总线能为I/O功能而优化一、PCI总线的特点：P142，①～⑥CPUPCI桥PCIBus314.2内总线4.2.1.4PCI总线P142～1472.扩充性好：挂多个设备，驱动能力不够→采用多PCI总线结构一、PCI总线的特点：P142，①～⑥CPU桥0PCIBus1存储器桥1PCI设备PCIBus0桥2设备PCIBus2总线桥标准总线324.2内总线4.2.1.4PCI总线P142～1473.具有自动配置功能，支持即插即用（PnP）。资源需求设置工作在系统初启时由BIOS完成。4.数据、地址奇偶校验功能→保证数据完整性、准确性。（PAR）5.数据宽度32位，可扩展为64位；2.0版支持33MHz时钟，2.1版增加了对66MHz总线操作的支持。6.信号复用，支持无限读写突发操作。地址、数据信号共用信号线，信号不同阶段表示不同含义。33MHz32位：132MB/s峰值传送速率；64位：264MB/s峰值传送速率；66MHz64位：528MB/s峰值传送速率。一、PCI总线的特点：P142，①～⑥334.2内总线4.2.1.4PCI总线P142～1477.适应性广。台式机、便携机、服务器；3.3V、5V电源。8.并行总线操作。在PCI桥支持下，处理器总线、PCI总线与扩展总线可并行工作。一、PCI总线的特点：P142，①～⑥354.2内总线4.2.1.4PCI总线P142～147以PCI总线读操作为例：总线命令（地址节拍）C/BE[3:0]#命令类型二、信号定义：P143～P1450000中断应答0001特殊周期0010I/O读0011I/O写0110MEM读0111MEM写1010读配置1011写配置364.2内总线4.2.1.4PCI总线P142～147以PCI总线读操作为例突发成组数据传输：一个分组＝一个地址节拍＋一个（多个）数据节拍（Addressphase）（Dataphase）二、信号定义：P143～P145374.2内总线4.2.1.4PCI总线P142～147二、信号定义：P143～P1451234CLK567FRAME#地址数据1数据2数据3主从AD[31:0]总线命令字节允许1字节允许2字节允许3C/BE[3:0]#IRDY#TRDY#DEVSEL#总线时钟主设备准备好从设备准备好等待周期Tw地址节拍总线转换周期数据节拍1数据节拍2数据节拍3总线传送（一个分组）X384.2内总线4.2.1.4PCI总线P142～147FRAME#：帧周期信号，由主控设备驱动，表示一个总线周期的开始和结束。DEVSEL#：设备选择信号，从设备驱动。总线转换周期：AD[31:0]既不被主设备也不被从设备驱动，以避免总线冲突。写操作无总线转换周期。在同一个时钟上升沿IRDY#和TRDY#都有效时，数据才可以传送。第一个地址由地址节拍得到，以后线性相加。（线性增长方式）地址/数据复用：地址节拍、数据节拍二、信号定义：以PCI总线读操作为例394.2内总线4.2.1.4PCI总线P142～147过程描述：二、信号定义：以PCI总线读操作为例FRAME#地址节拍AD[31:0]：地址C/BE[3:0]：命令（总线读）0110总线转换周期主：IRDY#从：DEVSEL#数据节拍FRAME#＝“0”FRAME#此为最后一个数据节拍若TRDY#或IRDY#在CLK为高电平，则主设备自动插入TwPCITimeline4.2内总线4.2.1.4PCI总线三、PCI总线的发展414.2内总线4.2.1.4PCI总线P142～147三、PCI总线的发展：PCIExpressArchitectureComparisonPCIPCIExpressParallelSignaling33MT/Sto66MT/S32/64bitBusSidebandControlSignal