搜索
12020年2月16日南京理工大学动力学院2009年11月22020年2月16日衡量存储器的性能指标主要有三个：4.1概述容量:存储器系统的容量越大，表明其能够保存的信息量越多，相应计算机系统的功能就越强，因此存储容量是存储器系统的第一性能指标。速度:存储器的存取速度相对于高速的CPU总要慢1-2个数量级，这会影响到整个系统的工作效率。成本：也是衡量存储器系统的重要性能指标。容量速度成本32020年2月16日•为了兼顾以上三个方面的指标•通常采用三级存储器结构：•高速缓冲存储器、主存储器和辅助存储器。•其速度接近高速缓存的速度；•其容量接近辅存的容量；•位成本接近廉价慢速的辅存平均价格。••本章重点介绍半导体存储器的工作原理、计算机主存的构成和工作过程、存储器的层次结构。42020年2月16日4.1.1存储器分类1．按构成存储器的器件和存储介质分类按构成存储器的器件和存储介质主要可分为：磁芯存储器、半导体存储器、光电存储器、磁膜、磁泡和其它磁表面存储器以及光盘存储器等。从五十年代开始，磁芯存储器曾一度成为主存储器的主要存储介质。但从七十年代起，半导体存储器逐渐取代了磁芯存储器的地位。目前，绝大多数计算机都使用的是半导体存储器。52020年2月16日2．按存储器的存取方式分类按存取方式可分为随机存取存储器、只读存储器等(1)随机存储器RAM(RandomAccessMemory)随机存储器(又称读写存储器)是指通过指令可以随机地对各个存储单元进行读和写，在计算机系统中，主存储器大都采用随机存储器。按照存放信息的方式不同，随机存储器又可分为静态和动态两种。静态RAM(SRAM)是以双稳态元件作为基本的存储单元来保存信息，而动态RAM(DRAM)是靠电容来存放信息的，使得这种存储器中存放的信息容易丢失，必须定时进行刷新。62020年2月16日(2)只读存储器ROM(Read-OnlyMemory)只读存储器是一种对其内容只能读出不能写入的存储器。它通常用来存放固定不变的程序、汉字字型库、字符及图形符号等。由于它和读写存储器分享主存储器的同一个地址空间，故仍属于主存储器的一部分。随着半导体技术的发展，只读存储器也出现了不同的种类，如可编程序只读存储器PROM(ProgrammableROM)；可擦除可编程只读存储器EPROM(ErasibleProgrammableROM)和电可擦除可编程只读存储器EEPROM(ElectricErasibleProgrammableROM)以及近年来发展起来的快擦型存储器(FlashMemory)具有EEPROM的特点。72020年2月16日3．按在计算机中的作用分类按在计算机中的作用可以分为主存储器(内存)、辅助存储器(外存)、缓冲存储器等。主存储器速度高，但容量较小，每位价格较高。辅存速度慢，容量大，每位价格低。缓冲存储器用在两个不同工作速度的部件之间，在交换信息过程中起缓冲作用。4.按掉电时所存信息是否容易丢失分类分成易失性存储器和非易失性存储器。半导体存储器(DRAM，SRAM)，属易失性。磁带和磁盘等磁表面存储器，属非易失性。双极型半导体存储器MOS存储器（静态、动态）主存储器掩膜型只读存储器MROM可编程只读存储器PROM可擦除可编程只读存储器(EPROM，EEPROM)快擦型存储器存储器磁盘(软盘、硬盘、盘组)存储器辅助存储器缓冲存储器随机存储器(RAM)只读存储器(ROM)磁带存储器光盘存储器92020年2月16日地址寄存地址译码存储体控制电路AB数据寄存读写电路DBOEWECS①存储体–存储器芯片的主要部分，用来存储信息②地址译码电路–根据输入的地址编码来选中芯片内某个特定的存储单元③片选和读写控制逻辑–选中存储芯片，控制读写操作4.1.2存储器系统结构102020年2月16日1.基本存储单元一个基本存储单元可以存放一位二进制信息，其内部具有两个相互对立的状态，并能够在外部对其状态进行识别和改变。2.存储体一个基本存储单元只能保存一位二进制信息，若要存放M×N个二进制信息，就需要用M×N个基本存储单元，它们按一定的规则排列起来，由这些基本存储单元所构成的阵列称为存储体或存储矩阵。如8k×8表示存储体中一共8K个存储单元，每个存储单元存放8位二进制数据。8×1024×8=65536基本存储单元存储器系统由以下六部分组成：112020年2月16日3．地址译码器存储器系统是由许多存储单元构成的，CPU要对某个存储单元进行读／写操作时，必须先通过地址总线发出所需访问存储单元的地址码。地址译码器的作用是接受地址信号并对它进行译码，选中该地址码相对应的存储单元，以便对该单元进行读／写操作。存储器地址译码有单译码与双译码两种方式。122020年2月16日(2)双译码在双译码结构中，将地址译码器分成行译码器(又叫X译码器)和列译码器(又叫Y译码器)两部分，行列选择线交叉处即为所选中的内存单元，这种方式的特点是译码输出线较少。(1)单译码单译码方式又称字结构，全部地址码只用一个电路译码，译码输出的选择线直接选中对应的存储单元。这一方式需要的选择线数较多，只适用于容量较小的存储器。132020年2月16日译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单译码双译码地址译码电路•单译码结构(线形译码)•双译码结构(矩阵译码)–双译码可简化芯片设计–主要采用的译码结构142020年2月16日•例如假定地址信号为10位•单译码方式：2n＝1024根译码输出线。•双译码方式：分成两组，每组5位，则行译码后的输出线为25＝32根；列译码输出线也为25＝32根；共64根译码输出线。•容量较大的存储器系统，一般都采用双译码方式。152020年2月16日4．片选与读／写控制电路片选信号用以实现存储器芯片的选择。当片选信号有效时，才能对其进行读／写操作。在选择存储单元时，要先进行片选，再在芯片中选择与地址相应的存储单元。片选信号一般由地址译码器的输出及一些控制信号来形成。读/写控制电路则用来控制对芯片的读/写操作。一个大容量存储器系统往往由多个存储器芯片组成，具体访问哪一个存储器芯片，则由片选控制，所以又分为片内译码和片外译码。当片选信号有效时，才可以对该芯片进行读写操作，通过对系统高位地址线的译码来选中其中的存储芯片。162020年2月16日5．I/O电路I/O电路位于系统数据总线与被选中的存储单元之间，用来控制信息的读出与写入。必要时，还可包含对I/O信号的驱动及放大处理功能。6．其它外围电路集电极开路、三态输出缓冲器、刷新操作的控制电路等172020年2月16日4.1.3存储器的性能指标1、存储器容量存储器容量是指存储器所有存储单元的数量，即字节数。或可以容纳的二进制信息总量，即存储信息的总位(bit)数。2、存取速度存储器的速度直接影响计算机的速度。存取速度可用存取时间和存储周期这两个时间参数来衡量。3、可靠性存储器的可靠性用MTBF(MeanTimeBetweenFailures)平均故障间隔时间来衡量。4、功耗存储器芯片正常工作时所消耗的电能，可用某个存储单元或整个芯片的功耗来表示。182020年2月16日4.2.1静态RAM(SRAM)1．基本存储单元静态RAM的基本存储单元是由两个增强型的NM0S反相器交叉耦合而成的触发器。每个基本的存储单元由六个MOS管构成，所以，静态存储电路又称为六管静态存储电路。4.2读写存储器RAM读写存储器分为静态RAM与动态RAM两种。192020年2月16日T1-T6构成一个基本存储单元存储一位二进制信息.T1和T2扭接,组成触发器。T3和T4接成有源负载,构成双稳:T1导通则T2截止,T2导通则T1截止.读出时,可从A点获取所保存的信息.写入时,将相反的信号从A.B两点同时输入,建立新的稳态.T5,T6为该单元的行选通管T7,T8为该单元的列选通管静态RAM的基本存储单元典型的静态RAM芯片T1T2T3T4AB202020年2月16日静态RAM的基本存储单元6116（2KB×8位）、6264（8KB×8位）、62256（32KB×8位）、628128（128KB×8位）等。读出时，T5，T7导通，将A点（Q端）存储的电平经T5，T7送上数据总线。写入时，写入“1”，I/O端为高电平，T5，T7导通，A点为高电平使T2导通，I/O端为低电平，T6，T8导通，B点为低电平使T1截止，触发器记忆这种状态，存储信息“1”。写入“0”时，T1导通T2截止，触发器记忆这种状态，存储信息“0”。212020年2月16日•存储容量为1024×4•18个引脚：–10根地址线A9～A0–4根数据线I/O4～I/O1–片选CS*–读写WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND2．静态RAM存储器芯片Intel2114222020年2月16日SRAM2114的功能工作方式CS*WE*I/O4~I/O1未选中读操作写操作100×10高阻输出输入A0-A9：10根地址信号输入引脚；I/O1-I/O4：4根数据输入／输出信号引脚；WE*：读／写控制信号输入引脚；CS*：片选信号输入引脚；+5V：电源；GND：地；232020年2月16日3.SRAM芯片INTEL6264•存储容量为8K×8•28个引脚：–13根地址线A12～A0–8根数据线D7～D0–片选CS1*、CS2–读写WE*、OE*+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615242020年2月16日SRAM6264的功能工作方式CS1*CS2WE*OE*D7~D0未选中未选中写操作读操作1×00×011××01××10高阻高阻输入输出252020年2月16日4.2.2动态RAM(DRAM)1．动态RAM基本存储单元电路动态RAM的基本存储单元，由一个MOS管T1和位于其栅极上的分布电容C构成。当栅极电容C上充有电荷时，表示该存储单元保存信息“1”。反之，当栅极电容上没有电荷时，表示该单元保存信息“0”。262020年2月16日由单管T1构成,信息存放在极间电容C1上,以其是否充电来表示两种信息状态(有电荷为1)T1还担负行选通任务.T2为列选通管.当T1.T2均选通时,数据线开通数据可以读出或写入.C2是数据线上的分布电容.1）读出时，T1.T2均导通，C1上存储的电荷经T1.T2送上数据线。2）写入时，T1.T2均导通，数据线上的信息对C1进行充放电动态RAM基本存储单元C1T2列选线C2单管动态存储电路动态RAM的刷新为保持电容中存储的电荷不丢失，必须对动态RAM不断进行读出和再写入。称为再生电路。T1字选线X..数据线D272020年2月16日芯片2164A的容量为64K×1位，即片内共有64K（65536）个地址单元，每个地址单元存放一位数据。需要16条地址线，地址线分为两部分：行地址与列地址。芯片的地址引脚只要8条，内部设有地址锁存器，利用多路开关，由行地址选通信号变低，把先出现的8位地址，送至行地址锁存器；由随后出现的列地址选通信号把后出现的8位地址送至列地址锁存器。这8条地址线也用于刷新（刷新时地址计数，实现一行行刷新）。RASCAS2．动态RAM存储器芯片Intel2164A282020年2月16日64K存储体由4个128×128的存储矩阵构成。每个128×128的存储矩阵，有7条行地址和7条列地址线进行选择。7条行地址经过译码产生128条选择线，分别选择128行；7条列地址线经过译码也产生128条选择线，分别选择128列。292020年2月16日锁存在行地址锁存器中的7位行地址RA6-RA0同时加到4个存储矩阵上，在每个矩阵中都选中一行，则共有512