附件1“核心电子器件、高端通用芯片及基础软件产品”科技重大专

1附件1“核心电子器件、高端通用芯片及基础软件产品”科技重大专项2009年课题申报指南一、高端通用芯片方向项目1安全SoC芯片本项目下的课题配套资金和专项资金的筹措比例至少为0.5:1，其中地方配套资金和专项资金的筹措比例至少为0.25:1。课题1-1：高安全电子证卡及读写机具芯片1．研究目标依据国际/国家（行业）标准，开发电子护照芯片以及相对应的读卡机具芯片并实现应用，开发国家法定证件的专用读写机具芯片。2．考核指标（1）技术指标电子护照芯片应符合国际/国家（行业）标准，满足3秒内通关应用需要，具有良好的兼容性；采用国家法定证件的专用读写机具芯片的机具应通过相关主管部门的认证。（2）应用指标配合相关主管部门完成电子护照制作，支持相关主管部门实现试用发行；采用国家法定证件的专用读写机具芯片的机具得到小批量应用。3．研发周期2009-2010年。4．其他要求本课题鼓励芯片研发单位与制发证单位联合承担。项目2高性能服务器多核CPU2本项目下的课题要求配套资金和专项资金的筹措比例至少为0.9:1,其中地方配套资金和专项资金的筹措比例至少为0.3:1。课题2-1：新型处理器结构研究1．研究目标研究新型多核/众核处理器结构，满足“十二五”我国高性能计算、高速信息处理、高吞吐量等方面的应用和发展需要。2．考核指标（1）提出新型处理器结构，完成基于此新型处理器结构的原型验证系统开发；（2）完成基于45nm或更先进工艺的新型处理器可实现性评估。3．研发周期2009-2010年。项目3安全适用计算机CPU本项目下的课题要求配套资金和专项资金的筹措比例至少为0.83:1,其中地方配套资金和专项资金的筹措比例至少为0.28:1。课题3-1：安全适用计算机CPU研发与应用1.研究目标研制面向安全适用计算机应用的CPU，并与国产Linux操作系统等基础软件结合；研制基于该CPU的安全适用计算机整机并推广应用。2.考核指标（1）技术指标采用65nm或更先进工艺，单片内集成定点处理器、浮点处理器、流媒体处理和图形图像处理功能，以及南桥、北桥等配套芯片组功能,功耗低于5瓦。（2）应用指标安全适用计算机整机至2011年累计实现不少于100万台的应用。3．研发周期2009-2011年。34．其他要求本课题要求与基础软件产品方向“桌面操作系统研发及产业化”课题、“支持国产CPU的编译系统及工具链”课题互动。鼓励芯片设计开发单位和整机单位联合共同承担。课题3-2：面向3C融合应用的新型异构多核CPU关键技术研究1．研究目标研究能够满足通信、计算机和消费类电子（3C）融合需求的新型异构多核CPU、相关基础软件和原型验证系统的关键技术，为“十二五”该类芯片的研制和产业化做好准备。2．考核指标（1）实现能够反映研究目标的原型验证系统；（2）能够运行典型应用软件。3．研发周期2009-2010年。项目4高性能嵌入式CPU本项目下的课题要求配套资金和专项资金的筹措比例至少为0.67:1,其中地方配套资金和专项资金的筹措比例至少为0.23:1。课题4-1：自主知识产权高性能嵌入式CPU的研发及产业化1．研究目标面向媒体处理、网络和通信等应用，重点开发可配置、高性能、低功耗32/64位嵌入式CPU，研发与主流EDA设计系统配套的评估、设计验证模型与环境以及基于该嵌入式CPU核的SoC软硬件开发平台，实现自主嵌入式CPU的产业化和市场推广。2．考核指标（1）技术指标采用90nm或更先进工艺，工作主频达500MHz，功耗0.5mW/MHz；完成基于490nm或更先进工艺的嵌入式CPUIP核及相关平台的研制。（2）应用指标至2011年累计形成3000万片以上SoC的应用规模。3．研发周期2009-2011年。课题4-2：下一代高性能嵌入式CPU1．研究目标深入分析嵌入式CPU的应用需求和发展趋势，研制工作主频达600MHz以上，多发射/多核/异构的高性能低功耗32/64位嵌入式CPU。2．考核指标基于65nm或更先进工艺，完成样片流片并通过测试，工作主频达600MHz以上；完成相关验证与开发平台的研制。3．研发周期2009-2010年。课题4-3：高端通用芯片知识产权分析与评估1．研究目标分析高端通用芯片方向的国际和国内知识产权情况，为本专项的高端通用芯片产品做好知识产权预警及布局工作，促进我国高端通用芯片关键技术的积累向知识产权转化，为我国高端通用芯片的产业化提供知识产权评估和支撑。2．考核指标完成符合我国高端通用芯片产业特点的知识产权管理工具与检索分析工具开发；完成高端通用芯片知识产权战略分析报告及与完成高端通用芯片所有项目相关的知识产权分析分报告；在高端通用芯片相关课题的实施过程中，结合课题承担单位的需求，完成5-10个有针对性的，具有普遍意义的知识产权分析及建议报告；在高端通用芯片的相关课题验收时，提供每个课题的知识产权评估报告。3．研发周期2009-2011年。5项目5个人移动信息终端SoC芯片本项目下的课题要求配套资金和专项资金的筹措比例至少为3:1,其中地方配套资金和专项资金的筹措比例至少为0.5:1。课题5-1：个人移动信息终端SoC芯片研发与应用1.研究目标面向个人移动信息终端的巨大市场需求，开发以移动通信、多媒体业务处理、导航定位等移动信息处理为主要功能的个人移动信息终端核心SoC芯片，实现芯片的批量应用。2.考核指标（1）技术指标支持3G/B3G等宽带移动通信多模基带处理，重点支持TD-SCDMA及相关演进标准；支持高精度、高灵敏度卫星导航功能；采用可配置媒体处理架构，支持多标准的多媒体信息处理。处理能力不低于1200MIPS，芯片峰值功耗小于400mW。（2）应用指标至2011年累计销售100万片以上。3．研发周期2009-2011年。4．其他要求本课题优先支持采用国产自主CPU核或DSP核的芯片开发。课题5-2：自适应多模多频射频芯片1．研究目标开发自适应移动通信多模多频射频前端芯片、手持移动数字电视多模多频射频芯片、卫星定位系统多模多频射频芯片、短距离无线多模多频射频芯片等关键高性能射频芯片，实现芯片的产业化和批量应用。2．考核指标（1）移动通信射频芯片支持3G/B3G等多种标准、多种频带；6（2）手持移动数字电视覆盖UHF和L频段等多频段的数字电视信号接收；（3）多模多频卫星导航射频芯片支持多制式；（4）到2011年，多模多频射频芯片累计销售达到100万片以上。3．研发周期2009-2011年。课题5-3：数字辅助射频、功率集成技术研究1．研究目标面向下一代系统芯片的发展趋势，根据个人无线通信终端的要求，开展适用于SoC集成的数字辅助射频和功率集成技术研究。2．考核指标（1）射频收发器可处理高达6GHz载波频率的信号；（2）射频收发器性能满足3G/B3G标准的要求；（3）集成功率模块功率转换效率在正常工作条件下达到95%，轻载下达到80%；（4）实现与数字电路的集成，完成样片开发并应用于实验样机。3．研发周期2009-2010年。项目6存储控制SoC与移动存储芯片本项目下的课题要求配套资金和专项资金的筹措比例至少为4:1,其中地方配套资金和专项资金的筹措比例至少为0.73:1。本项目优先支持采用境内代工生产线加工。课题6-1：移动存储芯片1．研究目标面向移动信息处理设备和终端的需求，开发低功耗、GB以上大容量存储器芯片，实现产业化和批量生产。2．考核指标采用先进的工艺技术，NVM存储容量GB以上，完成工程样片。73．研发周期2009-2011年。4．其他要求本课题鼓励与“极大规模集成电路装备与成套工艺”重大专项互动，在该专项支持的生产线上完成研制任务，该专项的项目任务为“65nm产品工艺与设备材料考核验证及应用示范平台”,项目编号：2009ZX02023。课题6-2：智能移动存储控制SoC芯片1．研究目标开发支持大容量存储的低功耗SoC控制芯片，具备身份认证、数据内容保护、多接口协议、高可靠和数据处理能力，实现产业化。2．考核指标支持16GB以上容量，推广应用10万片以上。3．研发周期2009-2010年。课题6-3：大容量SIM卡芯片1．研究目标面向个人移动通信终端的需求，开发符合ISO/IEC7816国际标准及国家（行业）标准的大容量SIM卡芯片，实现产业化和批量供货。2．考核指标内嵌32位CPU，支持GB级大容量存储，工作电流低于30mA，推广应用200万片以上。3．研发周期2009-2010年。4．其他要求本课题优先支持采用国产自主CPU核的芯片开发，鼓励芯片设计开发单位和电信运营单位联合承担。8项目7数字电视SoC芯片本项目下的课题要求配套资金和专项资金的筹措比例至少为4:1,其中地方配套资金和专项资金的筹措比例至少为0.73:1。课题7-1：数字电视SoC芯片1．研究目标面向家庭的数字电视SoC芯片及国产大尺寸平板显示控制和驱动芯片开发与产业化。2．考核指标（1）技术指标数字电视SoC芯片支持国家和行业数字电视标准,支持包括视频格式转换及画质增强能力的视频后处理功能,支持接收有线数字电视、无线地面数字电视和模拟电视信号,支持国家标准信道解调、多格式音视频解码、多媒体播放及硬盘接口、USB2.0接口。显示控制和驱动芯片支持WXGA与FHD分辨率，支持1080P信号兼容720P信号输入，芯片故障率小于1ppm，内嵌RSDS接口。（2）应用指标至2011年累计销售100万片以上。3．研发周期2009-2011年。4．其他要求本课题优先鼓励芯片设计开发单位联合整机单位组成产学研联合体或联盟共同承担。课题7-2：移动电视SoC芯片1．研究目标车载移动电视SoC芯片或手持移动电视SoC芯片的开发与产业化。2．考核指标（1）技术指标9支持国家或行业移动电视标准；支持基带解调、解复用与IP解包；支持包括视频格式转换及画质增强能力的视频后处理功能。（2）应用指标至2011年累计实现销售100万片以上。3．研发周期2009-2011年。4．其他要求本课题优先支持采用国产自主CPU核或DSP核的芯片开发，鼓励芯片设计开发单位和整机单位联合共同承担。课题7-3：新一代同轴电缆宽带接入套片1．研究目标利用现有广播电视传输网络，进行新一代同轴电缆双向接入基带和射频芯片套片研制，满足每用户100Mbps的高速传输指标，完成试验网络建设并进行实际测试。2.考核指标芯片组支持100Mbps/用户物理层传输速率；完成同轴电缆双向宽带接入基带芯片和射频芯片套片的开发并实现小批量量产。3．研发周期2009-2010年。4．其他要求本课题鼓励芯片设计开发单位、标准制定单位、运营单位和整机单位联合共同承担。课题7-4：数字家庭SoC芯片开发及产业化1．研究目标面向数字家庭的SoC芯片关键技术研究、开发及产业化。2.考核指标（1）技术指标10支持主流媒体内容的存储、管理及服务；支持多种方式的接入信息流；支持无线和高速有线数据传输，可以为多种消费类电器提供数据流和控制流；支持多种消费类数字终端的管理以及多格式媒体存储与交换。（2）应用指标到2011年实现芯片的批量生产与应用。3．研发周期2009-2011年。4．其他要求本课题鼓励芯片设计单位联合整机单位共同承担。项目8高性能IP核技术本项目下的课题要求配套资金和专项资金的筹措比例至少为0.67:1,其中地方配套资金和专项资金的筹措比例至少为0.33:1。课题8-1：高性能低功耗嵌入式DSP本课题拟支持两类高性能嵌入式DSP，一类为面向高计算密集度应用的嵌入式DSP，一类为面向移动信息终端应用的高性能、低功耗嵌入式DSP。申报时要求每类DSP单独编制申报书，每类DSP可单独申报。A、面向高计算密集度应用的嵌入式DSP1．研究目标面向高计算密集度信号处理领域迫切应用需求，在“十一五”末期实现高端DSP设计技术与产品突破,支持关键领域高计算密集度数字信号处理应用。2．考核指标支持32位浮点运算和16/32/64位定点运算，工作主频达到500MHz，处理能力≥8.0GFMACS；内嵌大容量存储器；具备多片可扩展能力；具备良好的应用