数电10(触发器)

5锁存器和触发器5.1双稳态存储单元电路5.2锁存器5.3触发器的电路结构和工作原理5.4触发器的逻辑功能P1*5.3触发器的电路结构和工作原理5.3.1主从触发器一、电路结构和工作原理CP(ClockPulse):时钟脉冲信号CP:上升沿触发；CP:下降沿触发P2*Qn:有效沿到来之前触发器的输出状态（现态）；Qn+1:有效沿到来之后触发器的输出状态（次态）。（相对概念）QQQCP=0期间：TG1,TG4开通，TG2,TG3禁止Q’=D，从锁存器构成反馈，锁定输出不变。Q’TG1TG2CCCDQ’TG3TG4CCQQ一个输入端主锁存器从锁存器CCC1、工作过程：两个节拍CP1CCP3*1111'Q'QQ’CP由01:TG1,TG4禁止，TG2,TG3开通，主锁存器构成反馈Q’输出锁定，Q’输出为CP01时刻的D,从锁存器输出开通，DQQ'DQ'Q’CP=1期间：主锁存器状态不变，所以从锁存器状态也不变。P4*TG1TG2CCCDTG3TG4CCQQCCCP1CC1111C2、功能和特性方程功能：Q的取值只取决于CP由01时刻的D，即Qn+1=D二、典型集成电路1、电路结构和工作原理异步置0、置1端什么是异步？74HC/HCT74≥1TGTGTG2CCCTG1DC≥1TGTGTG4QQCCCTG3C1G31≥1≥1G11111RDSDCP1CCG4G2P5*任何时刻，TG2和TG4总有一个开通，主、从锁存器总有一个自锁；异步置0、置1端作用在自锁的锁存器上，即可直接置0、置1。3、功能表4、逻辑符号DSQDSDR1nQLHH↑HHHLL↑HHQn+1DCPHH××LLHL××LHLH××HLQDCP输出输入DRP6*SC11DRSC22DR1SD1RD1CPPP1D1Q1Q2SD2RD2CP2D2Q2Q5.3.2维持阻塞触发器1、电路结构一、电路结构和工作原理三个基本SR锁存器组成；两个响应外部信号，其输出分别作为置0置1信号控制第三个锁存器。置0维持线响应输入D和CP信号根据确定触发器的状态RSG1&CPQ1&G2G3&&&G5Q2Q3SRG4Q4DG6QQ&P7*G1&CPQ1&G2G3&&&G5Q2Q3SRG4Q4DG6QQ&2、工作原理↘G1,G4打开→把D端输入引到G1的输出端Q1。CP=0时→G2,G3封锁→输出为1→Q、Q保持不变，即：Q1=D——触发器接收信息。P8*11DDDDCP01瞬间；G2,G3开通，G1,G4的输出继续传送到G5,G6;Qn+1=DD=0→R=0→Q=0，Q=1D=1→D=0→S=0→Q=1，Q=0G1&CPQ1&G2G3&&&G5Q2Q3SRG4Q4DG6QQ&P9*DDDDDDCP=1期间：若CP01瞬间，Q=D=0，则G4被封锁；此后即使D由0变1，也不会传递到Q端；若CP01瞬间，Q=D=1，则G1,G3被封锁；此后即使D由1变0，也不会传递到Q端。G1,G2和G3,G4，可保证Q2Q3状态不变，不受输入信号D变化的影响G1&CPQ1&G2G3&&&G5Q2Q3SRG4Q4DG6QQ&P10*P10*DD置1维持线置0阻塞线置1阻塞、置0维持线3、功能表与逻辑符号均同主从D触发器二、典型集成电路74LS/F74维持-阻塞D触发器功能：只在CP由01正跳沿翻转→Qn+1=D，其它时候Q保持不变。&CP&&&&DQQ&SDRDSC11DRSDRDCPDQQP11*5.3.3利用传输延时的触发器1、电路结构一、电路结构和工作原理&&G3G4JKQQSR&&1&&1G12G13G11G23G22G21CP两个与或非门构成SR锁存器时0CP形同与非门构成的SR锁存器时1CP两个与非门接收输入信号J、K。称为JK触发器。工艺上，保证与非门的传输延迟时间大于锁存器翻转时间！P12*输出保持不变（不管S、R的值）&&G3G4JKQQSR&&1&&1G12G13G11G23G22G21CP时0CPG12、G22均被封锁，其它四门构成SR锁存器；而G3、G4也被封锁，S、R均为1，所以使Q保持；2、工作原理P13*&&G3G4JKQQSR&&1&&1G12G13G11G23G22G21CP后瞬间变由10CPG12、G22先打开，G3、G4尚未打开，Q保持；G3、G4打开，Q仍保持；经过一段时间延迟nnnnQKQKCPRQJQJCPS不可能同时为0电路已接收J、K的信息。P14*1RS（Q在CP=1期间均保持）&&G3G4JKQQSR&&1&&1G12G13G11G23G22G21CP后瞬间变由01CPG12、G22先关闭，其它四门构成SR锁存器；G3、G4尚未关闭；nnQKRQJS作用于G13、G23输入端，改变Q的状态。回到第一阶段经过一段时间延迟，G3、G4关闭，S、R均为1，所以使Q保持P15*时0CP综上分析：只有在CP由1变0瞬间，即时钟脉冲下降沿，触发器状态可以发生转换。以Qn表示触发沿到来前触发器的状态（现态），以Qn+1表示触发沿到来后触发器的状态（次态）。则由nnQRSQ1nnQKRQJS得到nnnQKQJQ1特性方程显然，Qn+1表示为Qn和J、K的函数P16*&&G3G4JKQQSR&&1&&1G12G13G11G23G22G21CP二、典型集成电路74F112同样具有异步置1端和清0端逻辑符号如图所示1JC11KRS2JC22KRS1J1CP1K1RD1SD2J2CP2K2RD2SD1Q1Q2Q2QP17*功能表略DQtSUtHtWtPLHCPtPHLTcminQtPHLtPLH5.3.4触发器的动态特性C11DQQDCP动态特性反映其触发器对输入信号和时钟信号之间的时间要求，以及输出状态对时钟信号响应的延迟时间。建立时间保持时间脉冲宽度传输延时时间传输延时时间以D触发器为例P18*保持时间tH：保证D状态可靠地传送到Q建立时间tSU：保证与D相关的电路建立起稳定的状态，使触发器状态得到正确的转换。最高触发频率fcmax：触发器内部都要完成一系列动作，需要一定的时间延迟，所以对于CP最高工作频率有一个限制。触发脉冲宽度tW：保证内部各门正确翻转。传输延迟时间tPLH和tPHL：时钟脉冲CP上升沿至输出端新状态稳定建立起来的时间DQtSUtHtWtPLHCPtPHLTcminQtPHLtPLHP19*数据手册中会给出动态参数，例如：74HC74双D触发器的动态参数为：nsttMHzfnstnstnspHLpLHcWH14,82,6,0,2tC85~-40T6V,VmaxSUDD条件下P20*5.4.1D触发器5.4触发器的逻辑功能5.4.2JK触发器5.4.3SR触发器5.4.4D触发器功能的转换5.4.2T触发器P21*5.4触发器的逻辑功能逻辑功能：次态与现态、输入信号之间的逻辑关系Qn表示触发沿到来前触发器的状态（现态），Qn+1表示触发沿到来后触发器的状态（次态）。可用三种方式描述：特性表、特性方程、状态图按照逻辑功能的不同，可分为：D触发器，JK触发器，T触发器，SR触发器真值表逻辑表达式不同描述方式之间可相互转换描述的均为触发沿到来时的逻辑关系P22*不同逻辑功能的触发器国际逻辑符号1DC1QQ＞DCPD触发器1JC11KQQ＞JCPKJK触发器1TC1QQ＞TCPT触发器1SC11RQQ＞SCPRRS触发器P23*逻辑功能与电路结构：两种不同的概念1）不同的电路结构，可实现同一个逻辑功能，如主从结构可实现D触发器，维持阻塞结构也可实现D触发器。2）同一电路结构，经过简单转换，可构成不同逻辑功能的触发器。P24*5.4.1D触发器1.特性表QnDQn+10000111001112.特性方程Qn+1=DD=1D=0D=0D=1013.状态图圆圈内部表示触发器状态方向线表示状态转换的方向，方向线起点为现态，箭头指向为次态，方向线旁边标明状态转换的条件当触发沿到来时P25*3.状态转换图翻转10011111置111010011置000011100状态不变01010000说明Qn+1QnKJ1.特性表1nnnQJQKQ2.特性方程01001101J1KQn0000111105.4.2JK触发器J=0K=×J=×K=0J=1K=×J=×K=101当触发沿到来时P26*JK1234567CP例5.4.1设下降沿触发的JK触发器时钟脉冲和J、K信号的波形如图所示试画出输出端Q的波形。设触发器的初始状态为0。QJ=K=1期间，脉冲触发沿每到来一次，Q的状态翻转一次计数状态P27*5.4.3T触发器特性方程状态转换图特性表nQ1nQ011101110000TnnnQTQTQ1T=1T=1T=0T=0011TC1QQ＞TCP逻辑符号1nnnQJQKQP28*当触发沿到来时4.T′触发器QQ＞CPC国际逻辑符号特性方程nnQQ1时钟脉冲每作用一次，触发器翻转一次。当T恒为1时,T触发器变为T′触发器CPQ二分频P29*当触发沿到来时5.4.4SR触发器1.特性表2.特性方程根据卡诺图、约束项3.状态图QnSRQn+1000000100101011不确定100110101101111不确定nnQRSQ1SR=0（约束条件）S=0R=×S=×R=0S=1R=0S=0R=101P30*当触发沿到来时与锁存器不同5.3.4D触发器功能的转换1.D触发器构成JK触发器QKQJDQQ&1&≥11DC1CPJKQQ1DC1CP组合电路DKJ1nnnQJQKQQn+1=DP31*2.D触发器构成T触发器QTQTQTDQn+1=DnnnQTQTQ1QQ1DC1=1TCPQQ1DC1TCP=QQ1DC1CP组合电路DTP32*3.D触发器构成T'触发器QQ1DC1CPQn+1=DnnQQ1nQDP33*锁存器和触发器都是具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。每个锁存器或触发器都能存储1位二值信息。锁存器是对脉冲电平敏感的电路，它们在一定电平作用下改变状态。触发器是对时钟脉冲边沿敏感的电路，它们在时钟脉冲的上升沿或下降沿作用下改变状态。触发器按逻辑功能分类有D触发器、JK触发器、T（T'）触发器和SR触发器。它们的功能可用特性表、特性方程和状态图来描述。触发器的电路结构与逻辑功能没有必然联系。小结P34*作业P2405.4.55.4.6