实验安排10电科1、2:周3下午2:00~5:40(第4~8周)10q电科1:周5下午2:00~5:40(第4~8周)作两个实验实验一三人多数表决电路一、实验目的:熟悉利用QuartusⅡ的原理图输入方法设计组合电路。学会对实验板上的FPGA/CPLD进行编程下载,硬件验证自己的设计项目。二、实验要求:用与非门设计三人多数表决电路。(1)要求所设计的电路有三个输入端:A、B、C(2)一个输出端:Y(3)要求对所设计的电路仿真。(4)下载到实验板上。三、实验步骤:完全按照第四章第1节介绍的方法与流程完成设计,包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试,并将此三人多数表决电路设置成一个硬件符号入库。四、实验报告要求:实验目的实验原理实验步骤仿真波形实验说明实验二用74LS161设计同步12进制计数器一、实验目的:熟悉利用QuartusⅡ的原理图输入方法设计时序电路。学会对实验板上的FPGA/CPLD进行编程下载,硬件验证自己的设计项目。二、实验要求:用74161及少量的门电路设计同步12进制计数器(利用LD端)。(1)要求所设计的电路有三个输入端:en:使能端,高电平有效;clear:端,清零端,低电平有效(清零);Clk:脉冲输入端。(2)五个输出端:q3q0:计数状态端;cout:进位输出端,当计到十进制数11时,cout=1。(3)要求对所设计的电路仿真。(4)下载到实验板上。三、实验步骤:完全按照第四章第1节介绍的方法与流程完成设计,包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试,并将此同步12进制计数器电路设置成一个硬件符号入库。四、实验报告要求:实验目的实验原理实验步骤仿真波形实验说明实验三用VHDL文本设计输入方法实现组合逻辑电路一、实验目的:熟悉利用QuartusⅡ的VHDL文本设计输入方法实现组合逻辑电路。并仿真验证自己的设计项目。二、实验要求(2选1数据选择器)三、实验步骤:完全按照第四章第1节介绍的方法与流程完成设计,包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试,并将此同步12进制计数器电路设置成一个硬件符号入库。四、实验报告要求:实验目的实验原理实验步骤仿真波形实验说明实验四用VHDL文本设计输入方法实现触发器一、实验目的:熟悉利用MAX+plusⅡ的VHDL文本设计输入方法实现触发器。并仿真验证自己的设计项目。二、实验要求(边沿D触发器)三、实验步骤:完全按照第四章第1节介绍的方法与流程完成设计,包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试,并将此同步12进制计数器电路设置成一个硬件符号入库。四、实验报告要求:实验目的实验原理实验步骤仿真波形实验说明实验五利用例化语句进行层次化设计一、实验目的:学习利用例化语句进行层次化设计的方法。并仿真验证自己的设计项目。二、实验要求(利用或门和半加器设计全加器5-20、5-21、5-24)三、实验步骤:完全按照第四章第1节介绍的方法与流程完成设计,包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试,并将此同步12进制计数器电路设置成一个硬件符号入库。四、实验报告要求:实验目的实验原理实验步骤仿真波形实验说明实验六并行置位的移位寄存器一、实验目的:学习数据对象、IF语句的使用方法;学习用VHDL语言设计时序电路的方法。并仿真验证自己的设计项目。二、实验要求(P139)三、实验步骤:完全按照第四章第1节介绍的方法与流程完成设计,包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试,并将此同步12进制计数器电路设置成一个硬件符号入库。四、实验报告要求:实验目的实验原理实验步骤仿真波形实验说明实验七数字频率计设计一、实验目的:学习复杂电路的层次化设计方法;掌握测量频率的原理。并仿真验证自己的设计项目。二、实验要求(P156~161)1、设计2位十进制频率计,输出有BCD-7段译码器;2、控制信号由测频时序控制电路产生(图6-16);3、画出各顶层电路和低层设计的电路图或语言代码;4、仿真波形图。三、实验步骤:完全按照第四章第1节介绍的方法与流程完成设计。四、实验报告要求:实验目的实验原理实验步骤仿真波形实验说明五、思考题:1、测频结果为什麽显示39?实际频率是多少?2、为什麽仿真波形上不直接显示频率值?实验七答案程序:1、用74390设计一个有时钟使能的两位十进制计数器仿真波形图:2位十进制频率计顶层设计原理图仿真波形图:测频时序控制电路:仿真波形图:频率计顶层电路原理图:实验九有限状态机设计—用状态机实现序列检测器的设计一、实验目的:学习用状态机实现序列检测器的设计;并仿真验证自己的设计项目。二、实验要求(P202~203)1、要求(P168题5-3);2、画出状态转换图;3、写出VHDL语言代码;4、仿真波形图。三、实验步骤:按照第四章介绍的方法与流程完成设计。四、实验报告要求:实验目的实验原理实验步骤仿真波形实验说明状态转换图:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYSCHKISPORT(DIN,CLK,CLR:INSTD_LOGIC;AB:OUTSTD_LOGIC_VECTOR(3DOWNTO0));ENDSCHK;ARCHITECTUREbehavOFSCHKISSIGNALQ:INTEGERRANGE0TO8;SIGNALD:STD_LOGIC_VECTOR(7DOWNTO0);BEGIND=11100101;PROCESS(CLK,CLR)BEGINIFCLR='1'THENQ=0;ELSIFCLK'EVENTANDCLK='1'THENCASEQISWHEN0=IFDIN=D(7)THENQ=1;ELSEQ=0;ENDIF;WHEN1=IFDIN=D(6)THENQ=2;ELSEQ=0;ENDIF;WHEN2=IFDIN=D(5)THENQ=3;ELSEQ=0;ENDIF;WHEN3=IFDIN=D(4)THENQ=4;ELSEQ=0;ENDIF;WHEN4=IFDIN=D(3)THENQ=5;ELSEQ=0;ENDIF;WHEN5=IFDIN=D(2)THENQ=6;ELSEQ=0;ENDIF;WHEN6=IFDIN=D(1)THENQ=7;ELSEQ=0;ENDIF;WHEN7=IFDIN=D(0)THENQ=8;ELSEQ=0;ENDIF;WHENOTHERS=Q=0;ENDCASE;ENDIF;ENDPROCESS;PROCESS(Q)BEGINIFQ=8THENAB=1010;elseAB=1011;ENDIF;ENDPROCESS;ENDbehav;程序:仿真波形图: