第09章 Protel99SE教程-电子教案

第9章电路板的设计规则9.1设计规则9.2设计规则检查由设计规则9.1.1设计规则概述在PCB窗口中执行菜单命令【Design】/【Rules】将出现如图9-1所示的设计规则（DesignRules）设置对话框。由收集整理由收集整理由收集整理由收集整理由收集整理9.1.2布线设计规则设置1．【ClearanceConstraint】选项由收集整理2．【RoutingCorners】选项由收集整理3．【RoutingLayers】选项4．【RoutingPriority】选项设置布线优先级别。布线优先级别是指程序允许用户设定各个网络布线的顺序。优先级高的网络布线早，优先级低的网络布线晚。Protel99SE提供了0～100共101个优先级选择，数字0代表的优先级最低，100代表的优先级最高。布线优先级设置对话框如图9-22所示。在RuleAttributes栏中的RoutingPriority下拉列表框处设置优先级。由收集整理5．【RoutingTopology】选项在RuleAttributes栏中的下拉列表框中有7种拓扑结构可选：最短连线（Shortest）、水平连线（Horizontal）、垂直连线（Vertical）、简单菊花形（Daisy-Simple）、由中间向外的菊花形（Daisy-MidDriven）、平衡菊花形（Daisy-Balanced）、放射星形（Starburst）。由收集整理6．【RoutingViaStyle】7．【SMDToNeck-DownConstraint】选项8．【SMDToCornerConstraint】选项9．【SMDToPlaneConstraint】选项10．【WidthConstraint】选项9.1.3制造设计规则设置在设计规则中选择Manufacturing选项卡显示如图9-32所示的窗口。由收集整理1．【AcuteAngleConstraint】选项设置锐角限制规则。由收集整理2．【HoleSizeConstraint】选项3．【LayerPairs】选项4．【MinimumAnnularRing】选项5．【PasteMaskExpansion】选项6．【PolygonConnectStyle】选项7．【PowerPlaneClearance】选项8．【PowerPlaneConnectStyle】选项由收集整理9．【SolderMaskExpansion】选项10．【TestpointStyle】选项由收集整理11．【TestpointUsage】选项9.1.4高频电路设计规则设置在设计规则中选择HighSpeed选项卡则出现如图9-45所示的窗口。由收集整理1．【DaisyChainStubLength】选项2．【LengthConstraint】选项3．【MatchedNetLengths】选项4．【MaximumViaCountConstraint】选项5．【ParallelSegmentConstraint】选项6．【ViasUnderSMDConstraint】选项9.1.5元件布局规则设置在设计规则对话框中选择Placement选项卡出现如图9-53所示的窗口。由收集整理1．【ComponentClearanceConstraint】选项2．【ComponentOrientationsRule】选项3．【NetToIgnore】选项4．【PermittedLayersRule】选项5．【RoomDefinition】选项由收集整理9.1.6信号完整性规则设置1．【FlightTime-FallingEdge】选项由收集整理2．【FlightTime-RisingEdge】选项3．【ImpedanceConstraint】选项4．【Overshoot-FailingEdge】选项5．【Overshoot-RisingEdge】选项由收集整理6．【SignalBaseValue】选项7．【SignalStimulus】选项8．【SignalTopValue】选项9．【Slope-FallingEdge】选项10．【Slope-RisingEdge】选项11．【SupplyNets】选项12．【Undershoot-FallingEdge】选项13．【Undershoot-RisingEdge】选项由收集整理9.1.7其他相关规则设置Other选项卡的窗口如图9-83所示。由收集整理1．【Short-CircuitConstraint】选项2．【Un-ConnectedPinConstraint】选项3．【Un-RoutedNetsConstraint】选项9.2设计规则检查9.2.1设计规则检查启动【Tool】菜单中的【DesignRuleCheck】命令，屏幕上会弹出如图9-87所示的电路设计规则检查设置对话框。由收集整理1．Report选项卡该选项卡分为6个区域。RoutingRules区域本区的功能是采用下面哪些布线规则检查电路。ManufacturingRules本区的功能是采用下面哪些电路板制造规则检查电路。由收集整理HighSpeedRules区域本区的功能是设置采用下列哪种高频电路设计规则检查电路。PlacementRules区域本区的功能是设置采用下列哪种放置元件的设计规则检查电路。SignalIntegrityRules区域本区的功能是设置采用下列哪种信号完整性设计规则检查电路。由收集整理2．On-Line选项卡3．执行电路板检查功能9.2.2清除错误标记执行菜单命令【TOOL】/【ResetErrorMarkers】，该命令能将违规位置高亮绿色错误标记清除掉。由收集整理