《数字电子技术基础》核心知识总结

十进制二进制十六进制整数：除2取余小数：乘2取整展开求和展开求和整数：除16取余小数：乘16取整（或先转换成二进制）分组替代替代第一章：总结：数值转换示意图返回第二章：逻辑代数的基本公式和常用公式2.3.1基本公式表2.3.1为逻辑代数的基本公式，也叫布尔恒等式10，01互反111212常量与变量的关系313重叠律414互补律515交换律616结合律717分配律818摩根定理9还原律AAA0AAABBACABBCA)()(ACABCBA)(ABBAAA11AAAA1AAABBACBACBA)()())((CABABCAABBA0100AAA1AA0102.Y(A,B,C)=AB+BC+AC画出真值表电路图最小项和的标准形式最大项积的标准形式与非与非式或非或非式1.（27.5）10=（）2=（）8421BCD3.P2104.3※掌握组合逻辑电路的分析方法和设计方法。※了解5种组合电路的内部结构、工作原理。※掌握5种组合逻辑电路的功能、使用方法。(包括基本使用方法和级联扩展，会分析和设计电路。)※掌握用译码器，数据选择器，加法器设计组合逻辑电路的方法。※掌握竞争冒险现象的的概念，掌握判断方法，了解消除方法。第三章组合逻辑电路总结主要内容※组合逻辑电路的分析方法（已知逻辑图，分析逻辑功能。）※组合逻辑电路的设计方法（已知逻辑问题，画出逻辑图。）※五种常用的组合逻辑电路（编码器，译码器，数据选择器，加法器，数值比较器）※竞争冒险现象（原因，判断，消除）重点掌握用译码器设计组合逻辑电路（所有的逻辑函数）步骤：1.写出所求逻辑函数最小项表达式。2.把逻辑函数变换为与非与非式3.对照比较函数输入变量与译码器输入脚的对应情况，4.按照求出的表达式连接电路，画电路连线图。注意：一片138译码器可以实现多个三变量的输出函数，只能是三变量，如果是四变量，则需2片138扩展成4-16译码器。用加法器设计组合逻辑电路特殊具有运算关系的函数用数据选择器设计组合逻辑电路（所有的逻辑函数）步骤：1.写出所求逻辑函数最小项表达式。2.根据上述函数包含的变量数，选定数据选择器。当逻辑函数的变量个数与数据选择器选择输入端个数相等时，可直接用数据选择器来实现所要实现的逻辑函数。当逻辑函数的变量个数多于数据选择器选择输入端数目时，应分离出多余变量，将余下的变量分别有序地加到数据选择器的数据输入端。3.对照比较所求逻辑函数式和数据选择器的输出表达式确定选择器输入变量的表达式或取值。4.按照求出的表达式或取值连接电路，画电路连线图。注意：一个数据选择器只能用来实现一个多输入变量的单输出逻辑函数。4.22.用8选1数据选择器设计一个函数发生器，它的功能表如表所示。01010101)()(SSASSBABASSBASSABZ将S1S0A与A2A1A0对应，并将Z变换成数据选择器输出的形式解：由功能表可写出逻辑表达式010101010101SSASBSASSBASSBSSASSAB采用8选1数据选择器CC4512，其输出表达式：)()()()()()()()(01270126012501240123012201210120AAADAAADAAADAAADAAADAAADAAADAAADYS1S0输出00Y=AB01Y=A+B10Y=A⊕B11Y=A)(0)(1)()()(1)(0)()(0)()()()()()(010101010101010101010101010101010101010101ASSASSASSBASSBASSASSASSBASSSSASSABSASBSSABSSABSSASSABSSASBSASSBASSBSSASSABZ将两式比较，可知：令D0=0，D1=B，D2=0，D4=1，D4=BD5=B，D6=1，D7=0，A2=S1，A1=S0，A0=A，则Z=Y。)()()()()()()()(01270126012501240123012201210120AAADAAADAAADAAADAAADAAADAAADAAADY将两式比较，可知：令D0=0，D1=B，D2=0，D4=1，D4=BD5=B，D6=1，D7=0，A2=S1，A1=S0，A0=A，则Z=Y。ZYAS0S101D0D1D2D4D4D5D6D7A0A1A2CC4512B&Y3Y2Y1Y0=P3P2P1P0-Q3Q2Q1Q0=P3P2P1P0+[Q3Q2Q1Q0]补=P3P2P1P0+Q3Q2Q1Q0+1M输出0Z=Q1Z=QQMQMQMZ4.24试用4位并行加法器74LS283设计一个加/减运算电路。当控制信号M=0时它将两个输入的4位二进制数相加，而M=1时它将两个输入的4位二进制数相减。允许附加必要的门电路。减一个数等于加这个数的补码，补码等于反码+1，故M=0，相加，Y3Y2Y1Y0=P3P2P1P0+Q3Q2Q1Q0M=1，相减，Y3Y2Y1Y0=P3P2P1P0-Q3Q2Q1Q0引进中间变量Z分析题意，解：A3A2A1A0B3B2B1B0CICO74LS283S3S2S1S0Y3Y2Y1Y0Q3Q2Q1Q0=1=1=1=1MP3P2P1P0Z3Z2Z1Z0例：试利用两片4位二进制并行加法器74LS283和必要的门电路组成1位二-十进制加法器电路。解：根据BCD码中8421码的加法运算规则，当两数之和小于、等于9（1001）时，相加的结果和按二进制数相加所得到的结果一样。当两数之和大于9（即等于1010~1111）时，则应在按二进制数相加的结果上加6（0110），这样就可以给出进位信号，同时得到一个小于9的和。二进制数BCD码C’OS’3S’2S’1S’0COS3S2S1S000000000000000100001……0100101001010101000001011100010110010010011011001101110101000111110101100001011010001101111001011000'1'3'2'3'SSSSCCOOA3A2A1A0B3B2B1B0CICO74LS283S3S2S1S0S3S2S1S0A3A2A1A0B3B2B1B0CICO74LS283S3S2S1S0S’3S’2S’1S’0A3A2A1A0B3B2B1B0CO’CO完成二进制数相加操作完成和的修正操作用两片4位二进制加法器74LS283构成8421BCD码加法电路。'1'3'2'3'SSSSCCOO第六章：同步二进制计数器74161具有异步清零和同步置数功能.74163具有同步清零和同步置数功能.74LS191具有异步置数功能.74LS193具有异步清零和异步置数功能.第十章：本节小结555接成施密特触发器tw＝1.1RCtw＝1.1RC555接成单稳态触发器555接成多谐振荡器振荡周期：T=0.69(R1+2R2)C第十一章：本章小结学习本章，应能达到下列要求：（1）掌握下列概念：采样保持，量化编码，分辨率。（2）掌握DAC的分类、组成原则、原理和特点。（3）掌握ADC的分类和特点，掌握并联比较型、计数反馈型、逐次渐近型ADC的组成原则，掌握双积分型ADC的原理和特点（4）了解转换精度和转换速度的概念。11.3,11.4,11.5，11.16,11.17