第十二章-集成电路的测试和封装

第十二章集成电路的测试和封装从制造厂获得的芯片通常是裸片（BareDies），即没有载体（Carrier），也没有被绑定（Bonding）；这时一般需要先进行在芯片(On-chip）功能和性能测试，以确定是否符合设计要求；符合要求的芯片将被送到封装厂进行封装；封装后进行最终的功能、性能测试和质量检验第十二章集成电路的测试和封装12.1集成电路在芯片测试技术12.2集成电路封装形式与工艺流程12.3芯片键合12.4高速芯片封装12.5混合集成与微组装技术12.6数字集成电路测试方法12.1集成电路在芯片测试技术芯片在晶圆上的测试需要在测试台上进行；基本的测试台由5部分组成：载片部分，用具有水平平面的圆柱体装载晶圆或芯片，并利用吸盘将它固定；接触部分，探针、探针陈列或探头，与芯片上的焊盘（Pad）相接触，向测试芯片输入信号和直流电源，从测试芯片读取输出信号；调整部分，用来装配和调整探针、探针陈列或探头；显微镜部分，用来聚焦和放大芯片图案；控制部分，用来控制载片台的移动和旋转。12.1集成电路在芯片测试技术-手动测试台图12.1美国CascadeMicrotech公司的射频和超高速芯片手动测试台实物照片按控制方式分为自动和手动两种操作模式12.1集成电路在芯片测试技术-探头图12.2美国Picoprobe公司生产的10针探头的实物照片单个探针测试时较灵活，可用于接触芯片中间小面积的金属；探头或探针阵列适合于测试焊盘排列预先确定的IC，目前推荐使用12.1集成电路在芯片测试技术-微波探头图12.3美国CascadeMicrotech公司生产的GSG组合150μm间距微波探头照片若要在晶片上测试RFIC、MMIC和高速IC，就要用到微波探头；12.1集成电路在芯片测试技术-探卡当需要与芯片四边焊盘进行接触时，用探卡就比较方便；图12.4美国CascadeMicrotech公司生产的一种探卡实物照片第十二章集成电路的测试和封装12.1集成电路在芯片测试技术12.2集成电路封装形式与工艺流程12.3芯片键合12.4高速芯片封装12.5混合集成与微组装技术12.6数字集成电路测试方法12.2集成电路封装形式与工艺流程-封装形式常见的几种封装载体有：DIP(Dual-InlinePackage)：双列直插，适合于在电路板上布孔永久焊接，或通过插座拔连接；PGA（PinGridArray）：针栅阵列，为四方形插入式封装，引线数目比DIP大很多；SOP（Small-OutlinePackage）：小型封装，两边带翼型引线，适合于表面贴装；PLCC（PlasticLeadlessChipCarrier）：塑封无引脚芯片载体。封装后的芯片可以压入一个适配插座内，更换芯片时，芯片再通过施加压力而自动弹出；QFP（QualFlatPackage）：四方扁平封装，四方带翼型，端子数比SOP大很多，适合于表面贴装12.2集成电路封装形式与工艺流程-封装形式图DIP双列直插QFP四方扁平SOP小型封装PLCC塑封无引脚PGA12.2集成电路封装形式与工艺流程-直插封装和表面贴装12.2集成电路封装形式与工艺流程-其他封装形式BGA（BallGrid-Array）：球栅陈列，封装密度高于QFP，如0.5mm引线间距216引线的尺寸仅为15mm15mm；TQFP（ThinQFP）：超薄四方扁平封装，引线间距减小到0.3mm，最大引线数超过500条共烧陶瓷封装，高可靠性，一般用于军事领域和航空领域12.2集成电路封装形式与工艺流程-共烧陶瓷封装形式(a)(b)(c)图12.7(a)两边引线共烧陶瓷封装、(b)四边布线两边引线共烧陶瓷扁平封装(c)小引线节距共烧陶瓷四方扁平封装第十二章集成电路的测试和封装12.1集成电路在芯片测试技术12.2集成电路封装形式与工艺流程12.3芯片键合12.4高速芯片封装12.5混合集成与微组装技术12.6数字集成电路测试方法12.3芯片键合-绑定（Bonding）绑定（Bonding），也称为压焊或键合，是将芯片输入、输出、电源、地线等焊盘通过金属丝、金属带或金属球与外部电路连接在一起的工序。有多种绑定技术，如金（铝）丝压焊、卷带压焊、导电胶粘接及倒装焊接技术等12.3芯片键合-金（铝）丝绑定（Bonding）12.3芯片键合-芯片焊盘与QFP24载体上引脚关系12.3芯片键合-倒装焊图12.11倒装焊的剖面示意图图12.10美国GeorgiaTech公司在基板上形成的直径32mm、间距100mm的凸点阵列倒装焊技术可以最大限度地减小由引线产生的寄生电感，对于超高速（大于1GHz）和超高速集成电路的互联线。其基本操作过程：在支撑IC的衬底上形成凸点和连线；将IC倒置，IC上的焊盘与衬底的凸点焊接；也可以将焊盘和凸点反过来。12.3芯片键合-倒装焊的优点倒装式连接技术具有如下优点：1)连接产生的寄生电感大大小于金属丝互接，2)芯片上的焊接盘可以遍布全芯片，而不是仅限于芯片周边，3)由于几乎全部的衬底都能被IC覆盖，故封装密度较高，4)具有更高的可靠性，5)焊接时，连接柱的表面张力会引起自我校正。第十二章集成电路的测试和封装12.1集成电路在芯片测试技术12.2集成电路封装形式与工艺流程12.3芯片键合12.4高速芯片封装12.5混合集成与微组装技术12.6数字集成电路测试方法12.4高速芯片封装-封装的寄生电容和电感在高频和高速系统设计时，不同封装形式下引脚的寄生参数必须加以考虑：12.4高速芯片封装-黄铜板块基座高速和微波ICs用黄铜板块为基座进行封装的原因：良好的电特性和机械性能；良好的散热性能；适合固定SMA或其他类型的连接器；对周围环境可实现双向屏蔽12.4高速芯片封装-高速电路测试用PCB版图和测试盒（a）（b）图12.12（a）一个高速电路测试用PCB的版图（b）整个测试盒的实物照片第十二章集成电路的测试和封装12.1集成电路在芯片测试技术12.2集成电路封装形式与工艺流程12.3芯片键合12.4高速芯片封装12.5混合集成与微组装技术12.6数字集成电路测试方法12.5混合集成与微组装技术-概念混合集成（HybridIntegration）是将用不同衬底材料(硅、砷化镓、铌酸锂等)集成电路与分立元件以最紧凑的方式安装在另一种介质衬底板(陶瓷、聚乙烯等)上并封装成一个模块；微组装技术是20世纪90年代以来在半导体集成电路技术、混合集成电路技术和表面贴装技术的基础上发展起来的新一代电子组装技术；多芯片组件MCM（Multi-Chip-Module）是当前微组装技术的代表。12.5混合集成与微组装技术-一个MCM的实物照片多芯片组件MCM技术将多个裸片形式的集成电路芯片和其他片式元器件组装在一块多层互连基板上，然后封装在一个外壳内，组成一个具有设计复杂功能的电路模块。第十二章集成电路的测试和封装12.1集成电路在芯片测试技术12.2集成电路封装形式与工艺流程12.3芯片键合12.4高速芯片封装12.5混合集成与微组装技术12.6数字集成电路测试方法12.6数字集成电路测试方法-可测试性的重要性对大规模数字电路测试的意义在于可以直观的检查设计的具体电路是否能像设计者要求的那样正确工作；测试的另一个目的是希望通过测试确定电路失效的原因及失效所发生的具体部位，以便改进设计和修正错误；集成电路的可测试性往往与电路的复杂程度成反比。由于VLSI电路是一个复杂的系统，VLSI的测试问题变得日益严重；12.6数字集成电路测试方法-可测试性的重要性续对于一个包含了数万个内部节点的VLSI系统，很难直接从电路的输入/输出端来控制或观察这些内部节点的电学行为；从测试的目的来讲，希望内部节点都是“透明的”，只有这样才能通过测试判断电路失效的症结所在；为了实现这一目的，可测试性设计成为VLSI设计中的一个重要部分。12.6数字集成电路测试方法-可测试性的内容可测试性的3个重要方面是测试生成、测试验证和测试设计；测试生成是指产生验证电路的一组测试码，又称为测试矢量；测试验证是指一个给定测试集合的有效性测度，通常是通过故障模拟来估算的；测试设计的目的是通过在逻辑和电路设计阶段考虑测试效率问题，加入适当的附加逻辑或电路以提高将来芯片的测试效率。12.6数字集成电路测试方法-测试技术要解决的问题故障模型的提取；测试矢量的生成技术；电路的可测试结构设计方法；其他辅助测试技术。12.6数字集成电路测试方法-可测试性设计分块测试：将电路分块，以减小测试的难度；内建自测试技术：在电路系统内部设计一些附加的自动测试电路，与电路系统本身集成在同一块芯片上；扫描测试技术：一是利用简单的串行移位寄存器，将电路中的各节点与它相连，利用移位寄存器去控制各节点的状态，并读入各节点的响应，串行输出；二是在测试状态下，将电路中的所有存储单元连接成移位寄存器，进行串入、串出的状态测试。