quartusII软件设计流程(1)

1515STEP1：建立工作库文件夹STEP2：输入设计项目原理图/VHDL文本代码STEP3：存盘，注意原理图/文本取名STEP4：创建ProjectSTEP11：硬件测试STEP9：引脚锁定并编译STEP8：仿真测试和波形分析STEP7：建立仿真波形文件STEP6：启动编译STEP10：编程下载/配置基本设计流程为设计全加器新建一个文件夹作工作库文件夹名取为My_prjct注意，不可用中文！返回目录1工作库文件夹2创建工程返回目录创建一个新的工程路径必须是英文！！返回目录返回目录返回目录建立新的输入文件返回目录查找匹配定界符增加缩进减小缩进跳到书签位置设置书签删除书签插入分页符插入文件分析当前文件插入模板显示行编号显示连续标记“/”VHDL语言AHDL语言VerilogHDL语言综合编译Timing换为Function返回目录端口窗口波形窗口返回目录单击右键单击单击单击综合编译仿真按钮59生成BLOCK双击空白处工程中已有的器件查找器件返回目录返回目录