搜索
东南大学国家专用集成电路系统工程技术研究中心PIC器件组10/14/2009Page-1-of9关于功率MOSFET（VDMOS&LDMOS）的报告---时间日期：2009.11.12---报告完成人：祝靖1．报告概况与思路报告目的：让研一新同学从广度认识功率器件、了解功率器件的工作原理，起到一个启蒙的作用，重点在“面”，更深层次的知识需要自己完善充实。报告内容：1）从耐压结构入手，说明耐压原理；2）从普通MOS结构到功率MOS结构的发展；（功率MOS其实就是普通MOS结构和耐压结构的结合）；3）纵向功率MOS（VDMOS）的工作原理；4）横向功率MOS（LDMOS）的工作原理；5）功率MOSFET中的其它关键内容；（LDMOS和VDMOS共有的，如输出特性曲线）报告方式：口头兼顾板书，点到即止，如遇到问题、疑惑之处或感兴趣的地方，可以随时打断提问。2．耐压结构（硅半导体材料）目前在我们的研究学习中涉及到的常见耐压结构主要有两种：①反向PN结②超结结构(包括RESURF结构)；2.1反向PN结（以突变结为例）图2.1所示的是普通PN结的耐压原理示意图，当这个PN结工作在一定的反向电压下，在PN结内部就会产生耗尽层，P区一侧失去空穴会剩下固定不动的负电中心，N区一侧会失去电子留下固定不动的正电中心，并且正电中心所带的总电量＝负电中心所带的总电量，如图2.1a所示，A区就是所谓耗尽区。图2.1b所示的是耗尽区中的电场分布情况（需熟悉了解），耗尽区以外的电场强度为零，Em称为峰值电场长度（它的位置在PN结交界处，原因可以从高斯原理说明），阴影部分的面积就是此时所加在PN结两端的电压大小。从以上的分析我们可以称这个结构的耐压部分为P区和N区共同耐压。图2.2所示的是P+N结的情况，耐压原理和图1中的相同，但是在这种情况中我们常说N负区是耐压区域(常说的漂移区)，耐压大小由N区的浓度决定。PNA(a)|E||Em|0(b)0UU图2.1普通PN结耐压示意图（N浓度＝P浓度）图2.2P＋N结耐压示意图（N浓度P浓度）图2.3所示的是反向电压变化情况下的耗尽层内部的电场强度的变化情况，随着N一侧的电压的上升，耗尽层在展宽（对于P+N-结来说，耗尽层展宽的区域为N区一侧，也就是耐压区一侧），峰值电场强度Em的值也在不断升高，但是当Em=Ec时，PN结发生击穿，Ec称为临界电场强度，此时加在PN结两端的电压大小就是击穿电压（BV）。不同材料的临界电场不同（如表2.1所示），同种材料不同浓度的临界电场也不同，但是对于硅材料来说，在我们目前关系的浓度范围之内，浓度变化对电场强度的影响不大，因东南大学国家专用集成电路系统工程技术研究中心PIC器件组10/14/2009Page-2-of9此我们可以将临界电场看成是一个定值。图2.3电场强度和电压的关系示意图Table2.1不同材料的临界电场2.2超结结构（SuperJunction）（了解）除了上述所说的P+N-结结构之外，还有一种我们会接触到的耐压结构——超结结构。图2.4所示的就是超结结构。结构特点：将P+N-结中的N-区域换成了P/N交替排列的形式。简单工作原理：当结两端加电压（N侧加正电压）后，首先耗尽的是P/N交替排列的结构部分（原因：这部分浓度较低），它内部的电场的分布情况如图2.5所示，解释方法可以从高斯原理解释（口头说明）。这种情况下我们称耐压部分为超结部分。|E|0Ec图2.4超结结构示意图图2.5超结电场强度分布示意图2.3考虑半导体中“曲率”的影响以上我们考虑的都是平面结的情况，而实际中的平面结是不存在的，图2.6所示的结构就是一种考虑了“曲率”影响下的PN结的耐压情况，红色线条表示的是电场线的方向（注：耗尽层和耗尽层中的固定电荷未画出，N区一侧是正电中心，P区一侧是负电中心），而电场强度就是电场线的密度，从图中可以看出在“曲率”大位置处的电场强度昀大，昀容易发生击穿的位置也在此处，是我们设计中所要考虑的重点之一。解决上述现象有很多终端结构，我们常见的一种就是场板结构，如图2.7，它的工作原理：当N端加正电压，在场板上会感应出负电荷，那么在曲率密集处的电场线就会一部分终止与场板，从而缓解“曲率”大位置处的电场压力。（其中的场板的结构也有很多种，同学们可以自己了解）图2.6曲率对电场线分布的影响图2.7加有场板结构的示意图东南大学国家专用集成电路系统工程技术研究中心PIC器件组10/14/2009Page-3-of93．普通MOS结构到功率MOS结构的发展早在1968年，有人提出用MOS结构做高频功率放大1，该MOSFET的结构如图3.1a所示（其实就是一个普通MOS结构加了一个耐压结构），由于P型衬底也接低电位，故常将衬底接触电极和源极短接。此结构缺点：占用芯片表面积大，并且随着耐压的增加，情况会更严重。随后，有人提出将器件做成纵向器件（Verticaldevice），因为当时高低压集成并不是考虑的主要因素，目的是高压分立器件。如图3.1b所示。（这个图是本人猜想图）1974年，VVMOS（VerticalV-grooveMOS）诞生，如图3.1c所示，此结构缺点：1）靠腐蚀形成V-Groove，不易工艺控制；2）V形槽底部为尖峰，曲率大，电场较大，容易击穿，可靠性差等。紧接着，VUMOS（VerticalU-grooveMOS）诞生，如图3.1d所示，此结构解决了VVMOS的一些弊端，但是这种器件的栅极的生成仍然是靠腐蚀，U形槽易于受离子玷污造成阈值电压不稳定；进入80年代，VDMOS（VerticalDouble-diffused2MOS）得到大发展，结构如图3.1e所示。××以上只是一条发展路线（向分立器件发展），还有一条就是向易集成化方向发展。昀初的LDMOS，如图3.1f就是昀初的LDMOS（LateralDouble-diffusedMOS）。优点：易于集成，和CMOS工艺兼容，缺点：要获得较高的击穿电压，漂移区要很长，占用很大的芯片面积。加入了RESURF结构，图3.1g就是加入了RESUFR结构的LDMOS，可以参考前面所述的超结结构，其实超结结构也可以称为多RESURF结构，关于RESURF的内容在LDMOS部分详细说明。N-substrateSPN-NNGSubD(a)PN-NNGSubDSPPN-NNSubDSP(b)PN-NNSubSPPNSubDSP(c)GPN-NSubSPSubDS(d)GN-VDMOSSDS(e)GNPNPNPNPN-NPNNGSDN-substrateN-P-PNNGSDP(f)(g)LDMOS图3.1功率MOS（LDMOS&VDMOS）的发展示意图1见陈星弼“功率MOSFET与高压集成电路”，不知是不是第一个功率MOSFET。2就是用同一块掩膜版扩散两次，扩散杂质不同，两次扩散的横向扩散长度的差就构成了器件的沟道。东南大学国家专用集成电路系统工程技术研究中心PIC器件组10/14/2009Page-4-of9插曲－功率MOSFET分类：按导电沟道可分为P沟道和N沟道。按阈值电压可分为：耗尽型（当栅极电压为零时漏源极之间就存在导电沟道）和增强型（对于N（P）沟道器件，栅极电压大于（小于）零时才存在导电沟道）。我们现在涉及到的都是增强型管，主要以N沟道为主。4．VDMOS及其工作原理4.1VDMOS的关断/导通情况同普通的MOSFET一样，当栅极电压小于阈值电压时，器件处于关断状态，图4.1所示的是处于关断状态下的VDMOS原胞结构中耗尽层状况的示意图，原胞就是指器件中昀小的重复单元，一个器件是由很多这种原胞结构并联的结果。耗尽层如图中阴影部分所示，几乎全部的耗尽层都位于漂移区中，这部分也就是该器件的耐压部分，（新同学可以思考一下该器件昀容易击穿的位置在哪？）当器件的栅极电压大于阈值电压时，器件处于导通状态，图4.2所示的就是处于导通状态下的VDMOS状态示意图，从图中可以看出，即使器件处于导通状态，但是VDMOS内部仍然有耗尽层，并且随着漏极电压的升高，耗尽层越宽，但是此时存在有漏到源的电流通路。并且需要注意的：图中虚线圈中的部分很像一个JFET，我们通常称这一部分为寄生JFET区，N-NSDSGPNPNN-NSDSGPNPN图4.1处于关断状态下的VDMOS图4.2处于导通状态下的VDMOS4.2VDMOS中的导通电阻y在VDMOS中，顺着电子流的方向，整个导通电阻包括：沟道电阻、积累层电阻、寄生JFET电阻、扩散电阻、外延层电阻、衬底电阻和金属导线电阻。（每个电阻在不同的耐压情况下所占总的导通电阻的比例也使不同的，在低压的器件中，沟道电阻是主要的，在高压器件中，外延层的电阻是主要的取决于外延层的电阻率和厚度，）y沟道电阻：取决于沟道长度、栅氧化层的厚度、载流子浓度、阈值电压和栅电压VG.一定的栅电压下，沟道电阻随着栅氧化层厚度的减小而减小y积累层电阻：当器件导通后，栅下的N-区会形成一层积累层，形成一层电阻很低的电子通道，这些电子是从沟道出来的y寄生JFET电阻：离开积累层的电子会垂直进入到硅体内（可以看成是一个N沟的JFET），这个电阻是随着源漏电压的变化而变化的，降低这个电阻的方法可以增加P井之间的距离，但是这样会影响到集成度的提高。y扩散电阻：当电子再往下走时，电子开始向下扩散流动（也有可能进入到其他的元胞中），由这些电流流过的漂移区的电阻称为扩散电阻。y外延层电阻：器件的耐压值决定了外延层的电阻率和厚度，高压器件中这个电阻很重要。外延层的厚度一般由器件的耐压水平决定。y衬底电阻：衬底电阻只在耐压值低于50V的情况中才比较明显。y金属线和引线电阻：器件在和外部引脚相连的导线，在一般器件中，此电阻大概有几毫欧。注：由于以上的电阻都和电子/空穴的迁移率的函数，因为un远大于up，所以p沟道MOS的电阻大于同种情况下的N沟道MOS。东南大学国家专用集成电路系统工程技术研究中心PIC器件组10/14/2009Page-5-of9高压器件中的导通电阻（漂移区电阻）和耐压的关系（2.5次方的关系）：92.525.9310onBRAVcm−•≅×•Ω•注意导通电阻的单位，这里所说的导通电阻是特征导通电阻，因为一个器件的导通电阻是和芯片的面积成反比的，要得到导通电阻的大小，需要用特征导通电阻除以芯片面积，面积越大，导通电阻越小。4.3VDMOS中的电容在讲VDMOS电容之前，首先了解两类电容：PN结电容和氧化层电容。PN结电容中的介质是耗尽层，因为耗尽层的厚度会随电压的大小的改变而改变，所以PN结电容是随电压变化而变化的。氧化层电容中的介质是二氧化硅，它的厚度不会随电压而改变，所以氧化层电容是个固定电容。图4.3是VDMOS处于关断状态下的内部电容分布示意图，从图中看出：和栅极和源极之间相关的电容有：CgsN+，CgsP；和栅极和漏极之间相关的电容有：Cgdox，Cgdbulk；和源极和漏极之间相关的电容有：Cds；和栅极和金属之间相关的电容有：CgsM；电极之间的电容就是上述电容的组合。举个例子：栅极和漏极之间的电容（两个电容并联）：111CgdCgdoxCgdbulk=+由于Cgdbulk是PN结电容，随Vd的变化而变化，如图4.4所示，其余电极的电容同学自行推导。图4.3VDMOS中电容分布示意图图4.4VDMOS中Cdg和Vdg的关系东南大学国家专用集成电路系统工程技术研究中心PIC器件组10/14/2009Page-6-of95．LDMOS及其工作原理5.1RESURFLDMOS如图5.1所示的是基本的RESURF结构的LDMOS，在图中本人加入了一些术语，通常的，P_body的浓度远远大于P_sub的浓度。RESURF的全称是ReducedSURfaceField（RESURF），顾名思义，就是降低表面的电场，目的就是使得击穿不会发生在器件的表面。如果击穿发生在表面，那么这个器件就不是一个优化的器件，原因如下：图中用虚线标出了两个结，分别是P_body/N_drift结和P_sub/N_drift结