3 组合逻辑电路的分析与设计

第三章组合逻辑电路§3.1概述§3.2组合逻辑电路的分析和设计§3.3若干常用的组合逻辑电路§3.4组合电路中的竞争—冒险现象§3-1概述电路特点功能特点任意时刻的输出信号只与此时刻的输入信号有关，而与信号作用前电路的输出状态无关不包含有记忆功能的单元电路，也没有反馈电路。组合逻辑电路的特点数字电路组合逻辑电路时序逻辑电路§3-2组合逻辑电路的分析和设计3.2.1组合逻辑电路的分析已知组合逻辑电路写输出逻辑表达式化简分析其功能填真值表分析其功能一、分析方法二、举例解：1)、根据逻辑图写输出逻辑表达式并化简组合逻辑电路如图，试分析其逻辑功能。BABAY+==BABBAA+++=BABA+=2）、根据逻辑表达式列真值表00011011ABY01103）、由真值表分析逻辑功能当AB相同时，输出为0当AB相异时，输出为1异或功能。&&&&YABABAABBAB3.2.2组合逻辑电路的设计试设计一个三人多数表决电路，要求提案通过时输出为1，否则为0。一、设计方法（用基本门设计电路）二、举例1、列真值表解：2、填卡诺图化简逻辑函数00010111ABCY00000101001110010111011111100001BC0001111001AY用与非门设计逻辑电路根据功能要求填卡诺图化简逻辑函数列真值表写最简与或式用多种基本门设计逻辑电路变为与非与非式3、输出函数式4、用与门、或门设计电路5、用与非门设计电路思考：若只用二输入与非门设计电路，如何画逻辑图？Y=AB+BC+ACACBCABY=提示：的形式画逻辑图。&&&&ABCY&&&≥1ABCYY=（ABBC）AC将函数式化为§3-3若干常用的组合逻辑电路3-3-1编码器3-3-2译码器3-3-3数据选择器3-3-4加法器3-3-5数值比较器3-3-6常用组合逻辑电路的应用3-3-1编码器逻辑功能：把输入的每一个高低电平变成对应的二进制代码。一、普通编码器特点：任何时刻只允许输入一个编码信号，否则输出将发生混乱。1、真值表3、输出函数式I3I2I1I0Y1Y0Y1=I3I2Y1=I3I2Y0=I3I1Y0=I3I1Y1I3I2I1I000011110000111101100XXXXXXXXXXXXY0I3I2I1I000011110000111101010XXXXXXXXXXXX0111101111011110111001002、卡诺图以两位二进制编码器为例：5、逻辑符号由逻辑符号知电路的特点：0编码有效，输出两位二进制原码。4、逻辑图I3I2I1I0Y1Y04线——2线I3I2I1I0Y1Y04线——2线&Y1&Y0I3I2I1I02）若电路符号如右表示电路特点为：6、说明1）电路中的I0端可以去掉，所以，端叫做“隐含端”I0因为当I3I2I1=111时，必然输出0的两位代码00，0编码有效，输出两位二进制反码。二、优先编码器（以2位二进制编码器为例）特点：允许输入端同时有多个编码信号，但，电路只对优先权较高的一个进行编码。2.输出函数式1、真值表输入输出I3I2I1I0Y1Y0Y1=I3I2000000000000111X000000001111001XY0=I3I2+I3I10XXX10XX110X111000011011Y1I3I2I1I00001111000011110Y0I3I2I1I00001111000011110输出反码。要求：I3的优先权最高，I0的优先权最低。3、逻辑符号4、功能表YS:选通输出端S:选通输入端（使能端）YEX：输出扩展端SIYS=SYYSEX=1XXXX1001111010有“0”反码输出附加的功能端有：011101XXXX111101111110100XXX010XX0110X输入输出0010011010101110SI3I2I1I0Y0Y1YEXYSI3I2I1I0Y1Y0SYSYEXI3I2I1I0Y1Y0SYSYEXI3I2I1I0Y1Y0SYSYEX111111注意三、编码器的功能扩展（利用YS、YEX端）试用两片4线—2线优先编码器，将A0~A78个低电平输入信号编为000~1118个3位二进制代码。其中A7的优先权最高，A0的优先权最低。输出原码。1、连线图（1）片工作时：（2）片不工作YS1=1S2=1YEX1=0（1）片输入全1不工作时：（2）片工作YS1=0S2=0YEX1=1I3I2I1I0Y1Y0SYSYEX1&&Z2Z1Z0A7A6A5A4A3A2A1A0I3I2I1I0Y1Y0SYSYEX（1）（2）可编出111、110、101、100可编出011、010、001、0002、工作原理此时，此时，Z2=1Z2=0四、常用集成编码器1、74LS1482、74LS147•二—十进制优先编码器•0编码有效•输出8421BCD反码•10线—4线（实为9线—4线）•没有I0端:当I9~I1全为1时，输出0000的反码11118线—3线优先编码器0编码有效输出3位二进制反码74LS148I7I6I5I4I3I2I1I0YEXY2Y1Y0YSS74LS147I8I7I6I5I4I3I2Y2Y1Y0I9I1Y33-3-2译码器逻辑功能：将输入的每个代码分别译成高电平（或低电平）。一、二进制译码器1）真值表3）逻辑图Y3=A1A0=m3Y0=A1A0=m0Y1=A1A0=m1Y2=A1A0=m2S端为控制端（片选端、使能端）常用有：二进制译码器、二——十进制译码器、显示译码器当S=0时，译码器工作；当S=1时，译码器禁止，所有的输出端均为0。输入输出A1A0Y3Y2Y1Y01000110100010100001010001、2位二进制译码器2）输出表达式A11A011S&Y3&Y2&Y1&Y04）逻辑符号(2线—4线译码器)输出0有效的2线—4线译码器可用与非门构成，输出1有效5）常用集成2线—4线译码器0m=01AA==1m2Y2m=3Y3m=01AA=74LS139：双2线—4线译码器输出0有效1Y=01AA=01AAY0Y3Y2Y1Y0A0A1SY3Y2Y1Y0A0A1S74LS139Y13Y12Y11Y10Y23Y22Y21Y20A20A21S2A10A11S1输出逻辑表达式2、三位二进制译码器三位二进制译码器即3线—8线译码器，常用3线—8线译码器有74LS138逻辑符号（输出0有效）：3、综合1）同理,四位二进制译码器为4线—16线译码器2）二进制译码器就是n线—2n线译码器，即，n变量全部最小项的译码器。当控制端S1S2S3=100时，译码器处工作状态，它能将三位二进制数的每个代码分别译成低电平。74LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0译码器禁止时，所有输出端都输出无效电平（高电平）。4、译码器的功能扩展1）题意3线—8线译码器的真值表利用D2的0，使s1=0,(1)片工作；使s2=1,(2)片不工作。利用D2的1，使s2=0,(2)片工作；使s1=1,(1)片不工作。2）连线图之一输入输出0001111111011111101111110111111011111101111110111111011111101111111D2D1D0Z3Z2Z1Z0Z7Z6Z5Z4例：试用两片2线—4线译码器组成3线—8线译码器，将输入的三位二进制代码D2D1D0译成8个独立的低点平信号Z7~Z0。1DOD1D2Y3Y2Y1Y0A0A1SY3Y2Y1Y0A0A1S（1）（2）Z7Z6Z5Z4Z3Z2Z1Z7001010011100101110111二、二—十进制译码器（以8421BCD码的译码器为例）2、结构：4线—10线，没有片选端。3、常用集成8421BCD码译码器有74LS042，三、显示译码器1、七段字符显示器（七段数码管）由七个发光二极管组成的数码显示器叫做LED数码管，或LED七段显示器，可以显示十进制数。它有A3~A0四个输入端，有Y9~Y0十个输出端。3）连线图之二1、功能：能将8421BCD码译成对应的高、低点平。D2D1D0S2(2)S1A1A0(1)S1S2A1A01D2=0时，(1)片工作;D2=1时，(2)片工作.输入端可如图连线：如果译码器的片选端有多个,（图略）等效电路：共阳极，需0驱动共阴极，需1驱动2、BCD码七段显示译码器为了使七段数码管显示BCD代码所表示的十进制数，必须使用显示译码器，将BCD代码译成数码管所需的驱动信号。常用可以驱动共阴极LED数码管的显示译码器有74LS248等。LED数码管外形图hagdbcef74LS248A3A2A1A0abcdefg+Uabcdefgabcdefg3-3-3数据选择器地址码二、输出表达式三、逻辑电路图D200011011D0D1D3A1A0Y数据选择器的功能是从一组数据中选则某个数据输出一、真值表≥1Y&A11A01D3D2D1D0（以四选一数据选择器为例）四、逻辑符号（附加控制端）A1A0四选一D3D2D1D0SYY=A1A0D0+A1A0D1+A1A0D2+A1A0D3八选一数据选择器有三位地址码A2A1A0可在八位数据D7~D0选择某一位。（图略）五、数据选择器功能的扩展例：试用一片双四选一数据选择器74LS153组成一个八选一数据选择器。解：连接线路如图1A2≥1Y常用集成四选一数据选择器有74LS153，内含双四选一电路。当A2=0时，(1)部分电路工作，可在D0~D3种选择某个数据；（1）（2）A1A0D7D6D5D4D3D2D1D074LS153D22D20D12D10D23D21S2D13D11S1Y2Y1A1A0可在D4~D7中选择某个数据。当A2=1时，(2)部分电路工作，3-3-4加法器加法器是构成计算机中算术运算电路的基本单元。一、1位加法器1、1位半加器•真值表•输出逻辑表达式•逻辑图S=AB+AB=A⊕BCO=AB0001101100101001ABSCO∑ABSCO•逻辑符号=1AB&SCO只能将两个1位二进制数相加，不能将低位的进位信号纳入计算的加法器称为1位半加器。输入输出2、1位全加器能将低位的进位信号纳入计算的加法器称为全加器二、多位加法器两个多位数相加时每一位都可能出现进位信号，因此，必须使用全加器。1、串行进位加法器输入输出ABCICOSICBAmmmmS=+++=7421IIOACBCABmmmmC++=+++=7653CO∑CIABS0000010100111001011101111位全加器真值表1位全加器输出表达式：逻辑图（略）逻辑符号：00101001100101114位串行进位加法器：10011101111例如做14+7的运算：2、超前进位加法器串行进位运算速度慢，用超前进位法可提高运算速度。不片接时,芯片74LS83的CI端应接低电平.=（10101）2=16+4+1=（21）10常用4位超前进位加法器有74LS83等。01110(1110)2+(0111)20CO∑CIABSCO∑CIABSCO∑CIABSCO∑CIABS74LS83B3B2B1B0A3A2A1A0S3S2S1S0CICO3-3-5数值比较器一、1位数值比较器1、真值表2、输出逻辑表达式二、多位数值比较器常用多位数值比较器有74LS85，它能进行两个4位二进制数的比较。电路结构不同，扩展端的用法就可能不同，使用时应加以注意。YAB=ABYAB=AB3、逻辑图YA=B=AB+AB不进行片接时，其扩展端应满足：100100100100=YAB+YAB=AB+ABY(A=B)≥1ABY(AB)Y(A=B)Y(AB)00011011&11&Y(AB)Y(AB)74LS85Y(AB)Y(A=B)Y(AB)I(AB)I(A=B)I(AB)B3B2B1B0A3A2A1A0I(AB)I(A=B)I(AB)=011AB3-3-6常用组合逻辑电路的应用一、译码器的应用1、用译码器作数据分配器例如用2线—4线译码器作数据分配器：A1A0端：地址码输