利用Multisim的同步十进制计数器的仿真实验

利用Multisim的同步十进制计数器的仿真实验18421BCD码同步十进制加法计数器图1为由4个JK触发器组成的8421BCD码同步十进制加法计数器电路，仿真开始，首先用清0开关将计数器设置为0000状态，然后在计数脉冲信号CP的作用下，计数器的状态按8421BCD码数的规律依次递增，当计数器的状态变为1001时，再输入一个计数脉冲，这时计数器返回到初始的0000状态，同时向高位输出一个高电平的进位信号。2集成同步十进制加法计数器74LS160和74LS1621．74LS160的逻辑功能仿真图2为74LS160的逻辑功能仿真电路，图中LOAD为同步置数控制端，CLR为异步置0控制端，ENT和ENP为计数控制端，D、C、B、A为并行数据输入端，DQ、CQ、BQ、AQ为输出端，RCO为进位输出端。1)异步置0功能：当CLR端为低电平时，不论有无时钟脉冲CP和其它信号输入，计数器置0，即0000ABCDQQQQ。图18421BCD码同步十进制加法计数器2)同步并行置数功能：当01LOADCLR，时，在输入计数脉冲CP的作用下，并行数据DCBA被置入计数器，即DCBAQQQQABCD，本仿真电路中并行置数仅为0000和1111两种。3)计数功能：当1ENPENTCLRLOAD，CLK端输入计数脉冲CP时，计数器按8421BCD的规律进行十进制加法计数。4)保持功能：当1CLRLOAD，且ENPENT和中有0时，则计数器保持原来的状态不变。2．利用74LS160的“异步置0”获得N进制计数器由74LS160设有“异步置0”控制端CLR，可以采用“反馈复位法”，使复位输入端CLR为0，迫使正在计数的计数器跳过无效状态，实现所需要进制的计数器。图3为用74LS160的“异步置0”功能获得的七进制计数器电路，设计数器从0000ABCDQQQQ状态开始计数，“7”的二进制代码为0111，反馈归零函数图274LS160逻辑功能仿真电路图374LS160利用“异步置0”构成七进制计数器ABCQQQCLR，根据该函数式用3输入与非门将它们连接起来。3．利用74LS160的“同步置数”功能获得七进制计数器74LS160设置有“同步置数”控制端，利用它也可以实现七进制计数，设计数从0000ABCDQQQQ状态开始，由于采用反馈置数法获得七进制计数器，因此应取同步输入端0000DBCA，“7”的二进制代码为0110617SS，故反馈置数函数为BCQQLOAD，用2输入与非门把LOAD、QQBC和端连接起来，构成七进制计数器，如图4所示。3集成同步十进制加、减法计数器74LS190的仿真图5所示为集成同步十进制加、减法计数器74LS190的逻辑功能仿真电路。LOAD为异步置数控制端，CTEN为计数控制端，D、C、A、B为并行数据输入端，DQ、CQ、BQ、AQ为输出端，DU/为加减计数方式控制端。MINMAX/为进步输出/借位输出端。1．异步并行置数功能当0LOAD时，不论有无时钟脉冲和其它信号输入，并行输入的数据DCBA被置入计数器相应的触发器中，即DCBAQQQQABCD，本仿真电路中，并行输图474LS160利用“同步置数”构成七进制计数器入数据只有0000和1111两种。2．计数功能1LOAD时，0/DU，0CTEN，在CP脉冲上升沿作用下，计数器按8421BCD码进行十进制加法计数，如这时将DU/变为1，则变为十进制减法计数器。3．保持功能当1CTENLOAD，计数器保持原计数值不变。图574LS190逻辑功能仿真电路