微处理器和指令系统

微处理器和指令系统一、选择题1、微型计算机中的运算器，将运算结果的一些特征标志寄存在（FR）中。2、微处理器内部的控制器是由（ALU与寄存器）组成。3.8086微处理器内部能够计算出访问内存储器的20位物理地址的附加机构是(加法器)。4.若有两个带有符号数ABH和FFH相加，其结果使FR中CF和OF位为（1和0）。5.逻辑地址是（允许在程序中编排的）地址。6．字符串操作时目标串逻辑地址只能由（ES、DI）提供。5.8086微处理器中的ES是（附加段）寄存器。6.8086处理器最小工作方式和最大工作方式的主要差别是（单处理器和多处理器的不同）。7．8086微处理器内部通用寄存器中的指针类寄存器是（AX）。8．8086／8088微处理器引脚中（B）信号线能够反映标志寄存器中断允许标志位下的当前值。A.7SB．5SC.4SD.6S9．若进行加法运算的两个操作数为ABH和8BH，其结果使得CF和OF为（1和l）。10.欲使RESET有效,只要（接通电源或按RESET键）即可。11．8086微处理器内部具有自动增1功能的寄存器是（IP）。12．最大方式下8086系统送8288总线控制器的状态信号为（A）。A.2S、1S、0SB.R/DTC．0SSD.DEN13．8086／8088微处理器状态信号共有（5）条。14．编程人员不能直接读写的寄存器是(IP)。15.16位带有符号数的补码数据范围为（＋32767～-32768）。16．8086／8088微处理器可访问内存储器地址为（00000H～FFFFFH）。17．当标志寄存器FR中OF位等于1时，表示带有符号的字运算超出数据（–32768～32767）范围。18．8086/8088微处理器CLK引脚输入时钟信号是由（8284）提供的。19．8086微处理器引脚2S1S0S处于（001）状态时，表明读I/O端口。20．8086/8088微处理器中的段寄存器中的CS作为段基值，偏移量允许使用（IP）。21．8086微处理器以BP内容作为偏移量，则段基值是由（SS）寄存器提供。22．8086／8088微处理器中的寄存器可以用做8位或16位寄存器，如（D）。A.SIB．SPC.IPD.CX23.在最小方式下，原8l86微处理器最大方式下2S、1S、0S引脚应改为（C）。A.M/IO、DEN、DT/RB．DT/R、M/IO、DENC.M/IO、DT/R、DEND.DEN、M/IO、DT/R24．访问I/O端口可用地址线有（16）条.25．最大方式下引脚25号和24号分别为0QS和1QS，若工作于最小方式下则分别为（B）。A.INTA和ALEB．ALE和INTAC.TEST和INTAD.DEN和ALE26．8086／8088微处理器顺序执行程序时，当遇到（JCXZ）指令时，指令队列会自动复位，BIU会接着往指令队列中装入新的程序段指令。27.8086/8088微处理器中的BX是（基址寄存器）。28．8086微处理器中堆栈段用作为段基值则偏移量由(SP)提供。29．8086微处理在最大方式下，2S1S0S为（000）时，表示中断响应。30.8086微处理器中BP寄存器是（基址指针寄存器）。31.8086微处理器中的DI是（目的变址寄存器）。32.8086处理器中寄存器（CX）通常用做数据寄存器，且隐含用法为计数寄存器。33.与BHE配合以决定访问存储器的数据是高字节还是低字节工作，其BHE仅在总线周期开始的（1T）周期有效。34.8086微处理器读总线周期中地址信号15AD～0AD在（2T）期间处于高阻。35.8088微处理器工作于最小方式下，引脚IO／M、DT/R、0SS为（110）时，表示写I/O端口。36.访问I/O端口的指令，常以寄存器间接寻址方式在DX中存放（I/0端口地址）。37.8086写总线周期中（1T～4T）期间DT/R信号保持高电平有效。38.当8086微处理器引脚1QS0QS为10时表示（队列空）。39.8086微处理器要求RESET有效维持时间至少要有(4T)状态。40.最大方式8086系统中，送74LS245的DIR和G信号由8288的（DT/R、DEN）信号提供.41．当RESET信号有效后，CS内容为（FFFF0H）。42.8086／8088写总线周期中，微处理器完成写入过程是在（4T）。43．最小方式下的8086输出总线控制信号有（M/IO）。44.8086读总线周期1T～4T期间，（RD）信号一直保持有效。45.8086处理器可寻址访问的最大I/O空间为（64K）。46．最小方式下的8086命令输出信号有（INTA）。47.由8088处理器组成的PC机的数据线是（8条双向线）。48．最大方式8086系统中74LS373的G信号是由8288总线控制器的（ALE）信号提供的。49.8086读写总线周期，微处理器是在（3T下降沿）时刻采样READY信号，以便决定是否插入wT。50.8086处理器的一个典型总线周期需要（4）个T状态。51.8086处理器的一个总线周期在（3T）之后插入wT。52．8086／8088读总线周期中，微处理器是在(4T下降沿)时刻采样数据总线，以便获取数据。53.在读／写总线周期中，在(1T)期间利用地址锁存允许信号的下降沿锁存20位地址信号。54.8086微处理器引脚2S1S0S处于（110）状态时，表明写存储器。55.8086微处理器写总线周期中的地址/数据复用线15AD～0AD在（2T～4T）期间为输出数据。56.8088微处理器工作于最小方式下，引脚IO／M、DT/R、0SS为（001）表示读存储器方式。57．8086工作于最大方式时，系统的控制总线的信号来自（8288）。58．在8086／8088系统中，内存中采用分段结构，段与段之间是（D）。A.分开的B.连续的C.重叠的D.都可以59．具有指令流水线功能的CPU的特点是（提高CPU运行速度）。60．8086写I/O总线周期的控制信号，一直保持低电平有效的是（A）。A.M／IOB.DT／RC.DEND.WR二、填空题1、8086CPU具有20条地址线，可直接寻址1MB容量的内存空间，在访问I/O端口时，使用地址线16条，最多可寻址64K个I/O端口。2、8086CPU中的指令队列的作用是预取指令，其长度是6字节3、8086的标志寄存器分为6个状态标志位和3个控制标志位，它们各自的含义和作用是什么？4、8086的存储器采用奇偶存储体结构，数据在内存中的存放规定是低字节存放在低地址中，高字节存放在高地址中，以低地址为字的地址，规则字是指低字节地址为偶地址的字，非规则字是指低字节的地址为奇地址的字。5、写出能够完成下列操作的8086CPU指令。(1)把4629H传送给AX寄存器；(2)从AX寄存器中减去3218H；(3)把BUF的偏移地址送入BX中。【解答】(1)MOVAX,4629H(2)SUBAX,3218H(3)LEABX,BUF三、判断题1.当执行部件执行指令需要数据时，可直接向存储器读取。（×）改为“可以通过BIU向”2.当执行单元EU执行指令结束时,EU能将计算结果存入指定的内存单元或IO端口。（×）“存入”改为“通过BIU存入”3.若BIU正在取指时，执行部件EU发出总线请求，侧必须等BIU取指完毕，该请求方能得到响应。（√）4.8086CPU中的BIU部件内部有6个字节的指令队列。（×）／8088删掉5．当指令队列不满，执行部件又没有向指令队列请求时，则总线接口部件进入空闲状态。（×）“进入空闲状态”改为“仍进入空闲状态”。6.8086微处理器取指令与执行指命时，总线总是处于忙状态。（√）7.总线接口部件和执行部件相互独立，互相配合，并行同步工作，提高了整机的运行速度。（×）“并行同步工作”改为“并行异步工作”。8.通用寄存器中的变址寄存器也可以分为高8位、低8位单独使用。（×）改为“不可以”。9.通用寄存器中的SP和BP都可以用于堆栈操作。（√）10.溢出与进位具有相同概念。（×）改为“是不相同的两个概念”。11．运算结果为零时，FR中的ZF为0。（×）改为“ZF为1”。12.运算结果中的低8位含有l的个数为奇数，则PF等于0。（√）13．辅助进位位AF用于BCD码算术与逻辑算术。（×）“用于BCD码算术与逻辑运算”改为“只用于BCD算术运算”。14．存储器中几个段可以完全重叠，或者部分重叠。（√）15．存取操作数时所需要的段内偏移量可以是指令中提供的直接地址。（√）16．存取操作数时所需要的段内偏移量可以是一个允许使用的16位寄存器之值。（√）17．存取操作数时所需要的段内偏移量可以是指令中的位移量加上16位地址寄存器内容。（√）18.15AD～0AD为地址／数据复用总线，其传送信息的方向相同。（×）改为“方向不同”。地址总线是单向的，数据总线的方向是双向的。19.619S/A～316S/A是4条地址／状态复用线，在访问存储器和I/O操作时，可作为存储器或I/O操作高4位地址线。（×）“访问存储器和I/O操作时，可作为存储器或I/O操作高4位地址线”改为“访问存储器时可作为存储器高4位地址线。I/O操作时，地址线19A～16A为0”。20．8086／8088微处理器具有相同的引脚15AD～0AD，并且地址与数据线分时复用。（×）“8086／8088微处理器具有相同的引脚15AD～0AD”改为“8086微处理器引脚为15AD～0AD，8088微处理器引脚为7AD～0AD，15A～8A”。21.分时复用的高字节允许／状态7S信号，当DMA操作时为7S信号。（×）“DMA操作时为7S信号”改为“当DMA操作时该引脚悬空”。22.8086微处理器信号INTR是电平触发的。（√）23．8086微处理器信号NMI是上升沿触发的，不可以用软件加以屏蔽的中断请求信号。（√）24.8086／8088微处理器引脚M/IO相同。（×）8086微处理器访问存储器I/O端口信号为M／IO，8088微处理器为IO/M。25.8086／8088微处理器状态信号6S为0时，表示8088微处理器当前没有接在总线上。（×）“没有接在总线上”改为“当前接在总线上”。26.若8086微处理器从奇地址读写一个字，则需要2个总线周期。（√）27.8086微处理器引脚RQ／0GT、RQ／1GT方向都是单向的。（×）“单向”改为“双向”。28.8086微处理器引脚0QS、1QS分别为11时，表示除第一个字节外，还取走后续字节中的代码。（√）29.8086微处理器引脚BHE仅在总线周期开始的第一个1T周期内有效。（√）30．工作于最小方式的8086微处理器系统中总线锁存器和总线收发器各用3片。（×）“总线锁存器和总线收发器各用了3片”改为“总线锁存器用3片和总线收发器用2片”。31．工作于最小方式的8086微处理系统中，包含有8288总线控制器。（×）“包含有”改为“不包含有”。32.工作于最小方式的8086微处理器系统中，没有8087芯片。（√）33．最小方式下的8086系统中，总线锁存器主要用于锁存19AD～0AD信息。（×）“19AD～0AD、BHE／7S”改为“19A～0A、BHE”。34.最小方式下的8088系统中，总线锁存器主要用于锁存619S/A～316S/A、15A～8A，7AD～0AD，BHE／7S信息。（×）“619S/A～316S/A、15A～8A，7AD～0AD，BHE／7S”改为“19A～0A、BHE”。35.最小方式下总线主设备向8086发出HLDA请求总线控制权信号，若8086微处理器响应HLDA总线请求，则8086微处理器输出HOLD信号。（×）最小方式下主设备向8086发出HOLD总线请求信号，若8086微处理器响应，则输出HLDA信号。36.最小方式下，若8086微处理器响应总线主设备的总线请求,则8086微处理器的地址总线、数据总线、BHE信号以及有关的总线控制信号、命令输出信号处于高阻状态。（√）37.8088微处理器在最大方式下其0SS信号为高电平。（√）38.最大