微机原理与接口技术-第5章-存储器

第五章存储器学习目的：了解半导体存储器的分类掌握地址译码的方法掌握存储器的应用掌握存储器的容量扩充了解存储器扩展技术15.1存储器概述内存储器----比外存储器存取速度快，存储容量小外存储器----辅助存储器，属于计算机的外部设备，常用的有磁盘、光盘和U盘等，存储容量大，存取速度慢。21.半导体存储器的分类内存储器主要由半导体材料构成，也称半导体存储器。按制造工艺------分为双极型半导体存储器和金属氧化物型（MOS）半导体存储器两类。按照工作方式------分为随机读写存储器RAM和只读存储器ROM两大类。31)随机存储器RAM：A)双极型半导体RAM，双极型是以晶体管触发器作为基本存储电路，TTL电路；高速，功耗大、集成度低，成本高；B)MOS型RAM（MetalOxideSemiconductor)低速，功耗低、成本低、集成度高；(1).静态随机存储器SRAM是以双稳态触发器作为存储元;(2).动态随机存储器DRAM是用电容存储信息，需要刷新；2)只读存储器ROM1.掩膜式ROM2.可编程式PROM3.可擦除可编程式EPROM4.电可擦除可编程式E2PROM、EAROM、NOVROM2704、2708、2716、2732、2764、27128、27256、27512、271024beGSD42.存储器件的性能指标（1）存储容量存储器所能容纳二进制信息的总量。能存储1位二进制信息的物理器件称为存储元，多个存储元构成存储单元，存储芯片就是由若干个存储单元构成。存储容量表示为“存储单元个数×每个存储单元位数”如：SRAM芯片6264，它的容量为8K×8；如：DRAM芯片NMC41257的容量为256K×1，即它有256K个单元，每个单元存储1位二进制信息;5（2）存取速度存取速度通常用存取时间来衡量。存取时间又称为访问时间或读/写时间，是指CPU从启动一次存储器操作（读或写）到完成该操作所需要的时间。连续两次独立的存储器读/写操作所需的最小时间间隔称为存储周期。（3）可靠性可靠性是指在规定的时间内，存储器无故障读/写的概率。通常用平均无故障时间MTBF（meantimebetweenfailures）来衡量可靠性。MTBF可以理解为两次故障之间的平均时间间隔，越长说明存储器的性能越好。6（4）功耗功耗反映存储器件耗电的多少，同时也反映了其发热的程度。功耗越小，存储器件的工作稳定性越好。大多数半导体存储器的维持功耗小于工作功耗。75.2随机存取存储器（RAM）MOS型随机存取存储器按工作原理分为静态RAM（SRAM）动态RAM（DRAM）静态RAM以触发器为基本存储电路，保存的数据不需要刷新。与动态RAM比较，它的存取速度快，集成度低，功耗大。动态RAM以电容作为基本存储电路，每隔一段时间需要刷新一次。它的集成度高，成本低。85.2.1MOS型静态随机存取存储器（SRAM）1.基本存储元电路MOS型静态RAM基于双稳态触发器的工作原理保存信息。9T1T2T3T4T5T6T7T8I/OI/O。。AB。。。。。行选线X列选线Y所有存储元共用此电路VCC（+5V）D位线D位线图5-1静态RAM的基本存储元电路10MOS型静态RAM芯片由存储体和外围电路。外围电路：地址译码器、I/O缓冲器和读写控制电路存储体：由许多个存储元组成，这些存储元通常以矩阵的形式排列。2.MOS型静态RAM芯片的组成结构11地址输入缓冲器X地址译码器A0X0A5A4A3A1A2……………………………………………………存储矩阵（64×64=4096）……X1X630，00，11，063，01，163，10，631，6363，63●●●●●●●●●●●●●●●●●●●●●●●DDDDDD●●输入输出缓冲I/O电路控制电路DiR/WCSI/OI/OY地址译码器地址输入缓冲器Y0Y1Y63A6A7A8A9A10A11图5-2静态RAM的结构123.静态RAM芯片举例常用的SRAM芯片有：6116（2K×8）、2016、40166264（8K×8）62128（16KX8）62256（32K×8）62512（64K×8）128K×8、256K×8、512K×8、1024K×8120ns~150ns1ns13（1）6264芯片外部引脚A0～Al2----13根地址信号线D0～D7----8根数据线、CS2----两根片选信号线，低电平有效、CS2高电平有效。----输出允许信号，低电平有效，CPU从芯片中读出数据。----写允许信号，低电平有效，允许数据写入芯片。VCC：+5V电源GND：接地端，NC：空端。12823456789101112131427262524232221201918171615NCA12A7A6A5A4A3A2A1A0D0D1D2GNDD7D6D5D4D3WECS2A8A9A11OEA10CS1+5V图5-3SRAM6264外部引线图OECS1CS1WE14twtwcA0~A12D0~D7tDWCS1CS2WESRAM6264写操作时序图15SRAM6264读操作时序图A0~A12CS1OED0~D7tOEtCOtRWCS2165.2.2静态RAM芯片应用存储器芯片的应用就是将芯片正确地接入计算机系统。根据CPU要求的地址范围，将芯片上的各种信号与计算机系统的地址线、数据线和控制线，连接在一起。地址线的连接。数据线的连接。控制信号线的连接。178088系统BUSSRAM6264D0~D7D0~D7A0A0A12A12MEMWMEMRWECS2+5VOE11CS1A19A18A17A16A15A14A13&A1318将一组输入信号转换为一个输出信号，称为译码。地址译码的方法有：全地址译码和部分地址译码。191.全地址译码全地址译码就是把系统中全部地址线与芯片连接，其中高位地址线经过译码电路译码后作为芯片的片选信号；低位地址线与系统中的相应地址线一对一连接。【例5-1】6264芯片的地址范围为F8000H~F9FFFH，要求以全地址译码方式将6264芯片接入计算机系统。将芯片的地址范围以二进制形式表示：1111100000000000000011111001111111111111A19A18A17A16A15A14A13A12A11~A8A7~A4A3~A0F8000HF9FFFH地址总线图5-6地址译码设计20···+5VWED0～D7A0A12CS2OECS1SRAM6264A12A0MEMWMEMRA19A18A17A16A15A14A13D0～D78088系统BUS21译码电路的设计有两种方法：一种是利用基本的逻辑门电路搭建译码器，另一种是利用专用的译码器芯片译码。第一种方法方案11111100000000000000011111001111111111111A19A18A17A16A15A14A13A12A11~A8A7~A4A3~A0F8000HF9FFFH地址总线22＆···11+5VWED0～D7A0A12CS2OECS1SRAM6264A12A0MEMWMEMRA19A18A17A16A15A14A13D0～D78088系统BUS＆23方案2···11+5VWED0～D7A0A12CS2OECS1SRAM6264A12A0MEMWMEMRA19A18A17A16A15A14A13D0～D78088系统BUS＆≥1111111100000000000000011111001111111111111A19A18A17A16A15A14A13A12A11~A8A7~A4A3~A0F8000HF9FFFH地址总线24第二种方法：利用专用的译码器芯片译码利用74LS138芯片译码图5-96264全地址138译码方案2251111100000000000000011111001111111111111A19A18A17A16A15A14A13A12A11~A8A7~A4A3~A0F8000HF9FFFH地址总线WE＆D0～D7A0···A12A12A0MEMWMEMRA19A18A17A16A15A14A13CS2OECS1+5V8088系统BUSSRAM6264CABG2AG2BG1Y474LS138D0～D7＆＆1111100000000000000011111001111111111111A19A18A17A16A15A14A13A12A11~A8A7~A4A3~A0F8000HF9FFFH地址总线26D0~D7D0~D7A0A0A12A12MEMWWEMEMRCS2+5VOE&≥1A19A18A17A16A15A14A13CS1Y7G1G2BG2ACBASRAM6264A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0001111100000000000003E000……………001111111111111111113FFFF138译码器&272.部分地址译码只使用系统地址总线中的一部分与芯片中的地址线相连。使用了A13~A17共5根线，A18和A19未用。···11+5VWED0～D7A0A12CS2OECS1SRAM6264A12A0MEMWMEMRA17A16A15A14A13D0～D78088系统BUS＆≥1图5-106264部分地址译码28A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0XXXXXXX0000000000000…………···11+5VWED0～D7A0A12CS2OECS1SRAM6264A12A0MEMWMEMRA17A16A15A14A13D0～D78088系统BUS＆≥1298088系统BUSSRAM6264D0~D7D0~D7A0A0A12A12MEMWMEMRWECS2+5VOECS1&A19A17A15A14A13A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A01X1X1110000000000000………1X1X1111111111111111Y730部分地址译码的后果：地址重叠31线性译码：只使用一根地址线作为片选信号。···+5VWED0～D7A0A12CS2OECS1SRAM6264A12A0MEMWMEMRA19D0～D78088系统BUSWED0～D7A0···A12CS2OECS1+5VSRAM62641图5-126264线性地址译码32【例5-2】用SRAM6116芯片设计一个4K的存储器，地址范围为32000H~32FFFH，要求使用全地址译码方式。12345678910111224232221201918171615A7A6A5A4A3A2A1A0D0D1D2GNDD7D6D5D4D3A8A9R/WOEA10CS1413VCCSRAM6116图5-136116引线图•SRAM6116：2KX8•11根地址线A0~A10•8根数据线D0～D7•读写控制信号R/W•输出允许信号OE•片选信号CS。3300110010000000000000327FFH地址总线A19A18A17A16A15A14A13A12A11A10...A8A7...A4A3...A00011001001111111111132000H32800H32FFFH00110010100000000000001100101111111111116116译码分析如下：34···R/WD0～D7A0A10OESRAM6116A10A0MEMWMEMRD0～D78088系统BUSR/WD0～D7A0···A10OECSSRAM6116＆≥1CABG2AG2BG1Y474LS138A19A18A15A14A17A16A13A12A11＆Y5CS6116存储器设计系统连接图如下：355.2.3MOS型动态随机存取存储器（DRAM）1.单管基本存储元电路T1字选线（地址选择线）存储电容C位线D(数据线)分布