第二章 基本逻辑运算及集成逻辑门

数字逻辑电路主讲江晓安教授第二章基本逻辑运算与集成门电路常用复合逻辑2.2基本逻辑运算2.1概述2.0第二章基本逻辑运算与集成门电路2.3关于使用集成电路的有关问题从本章开始，以下各章均是讨论逻辑运算问题。逻辑运算是逻辑思维和逻辑推理的数学描述。概述2.0逻辑问题的前提是二值性问题，即一个问题只有二种答案，不是“真”就是“假”，不存在第三种似是而非的答案。这样逻辑问题也可用二种代码表示，一般用“1”和“0”表示二种答案。此处的“1”和“0”仅表示一个问题的二种结果，不表示数,无大小之分。“1”和“0”称逻辑常量。非逻辑（非运算、逻辑反）或逻辑（或运算、逻辑加）2.1.2与逻辑（与运算、逻辑乘）2.1.1基本逻辑运算2.1只有前提均具备了，结果才发生，这种关系称为“与”逻辑。下面我们用开关A、B串联控制灯F的亮与灭，说明与逻辑的功能。与逻辑（与运算、逻辑乘）2.1.1定义：开关合上为“1”，断开为“0”。灯亮为“1”，灯灭为“0”。描述逻辑功能有不同的手段。一、真值表将AB各种可能的情况与灯F的关系列表表示如右图：111010001000FAB真值表BAFREBAFRE二、逻辑函数表达式F=A·B将逻辑常量代入：0·0=00·1=01·0=01·1=10·A=01·A=AA·A=A与逻辑（与运算、逻辑乘）2.1.1三、逻辑符号目前存在三种符号表示，逐渐应统一到国际标准。&（c）国际标准（b）国外流行ABFBAFFAB（a）国家标准＆四、波形关系高电平为“1”，低电平为“0”与逻辑（与运算、逻辑乘）2.1.1AFB2.1.2或逻辑(或运算、逻辑加)只要具备了一个前提，结果就发生，这种关系称为“或”逻辑。下面我们用开关A、B并联控制灯F的亮与灭，说明“或”逻辑的功能。定义：开关A或B合上为“1”，断开为“0”。灯亮为“1”，灯灭为“0”。描述逻辑功能四种不同的手段。FREAB一、真值表将AB各种可能的情况与灯F的关系列表表示如右图：111110101000FAB真值表2.1.2或逻辑(或运算、逻辑加)二、逻辑函数表达式F=A+B将逻辑常量代入：0+0=00+1=11+0=11+1=1A+0=AA+1=1A+A=AFREAB三、逻辑符号FFFABABAB+≥1（a）（b）（c）2.1.2或逻辑(或运算、逻辑加)四、波形关系高电平为“1”，低电平为“0”AFB2.1.3非逻辑(非运算、逻辑反)前提与结果相反；前提为真，结果为假。这种关系称为“非”逻辑。下面我们用开关A控制灯F的亮与灭，说明“非”逻辑的功能。定义：开关合上为“1”，断开为“0”。灯亮为“1”，灯灭为“0”。EARF一、真值表将AB各种可能的情况与灯F的关系列表表示为：2.1.3非逻辑(非运算、逻辑反)EARF0110FA真值表二、逻辑函数表达式F=A将逻辑常量代入：0=11=0三、逻辑符号AFAFAF111（a）（c）（b）2.1.3非逻辑(非运算、逻辑反)四、波形关系高电平为“1”，低电平为“0”AF将基本逻辑运算进行简单的组合—组合成如下常用复合逻辑。“异或”“同或”逻辑2.2.4“与或非”逻辑2.2.3“或非逻辑”2.2.2“与非逻辑”2.2.1常用复合逻辑2.2“与”逻辑和“非”逻辑的组合。先“与”再“非”。＆BAAB11FABA&F=ABB＆“与非逻辑”2.2.1AFB波形图“与”逻辑和“非”逻辑的组合。先“与”再“非”。011110101100FAB真值表见0得1全1得0“与非逻辑”2.2.1“或”逻辑和“非”逻辑的组合。先“或”再“非”。≥1BAA+B11FA+BAF=A+BB≥1“或非逻辑”2.2.2波形关系AFB“或”逻辑和“非”逻辑的组合。先“或”再“非”。011010001100FAB真值表全0得1见1得0“或非逻辑”2.2.2“与”逻辑、“或”逻辑、“非”逻辑的组合。先“与”后“或”最后再“非”。1F=AB+CD11ABCDF=AB+CD＆≥1＆≥1AB+CD≥1≥1CDAB＆BA＆DC“与或非”逻辑2.2.3这是具有特殊功能的逻辑，它们的定义均是对二变量而言。“异或”电路的特殊功能③多变量的“异或”②“异或”“同或”逻辑①“异或”“同或”逻辑2.2.4其真值表如下：输入二变量相异为“0”，相同为“1”，称为“同或”F2。输入二变量相异为“1”，相同为“0”，称为“或”F1。①“异或”“同或”逻辑“异或”“同或”逻辑2.2.4ABF1F20001011010101101异或同或由真值表可得出下式：　　　FABABABFABABAB12ABABABABABABABABABABABAB或即或　　异或逻辑符号“异或”“同或”逻辑2.2.4同或逻辑符号（a）（b）（c）=1AFBABFAFB=1AFBAFB=BFA（a）（b）（c）例如F=A⊕B⊕C⊕D由于不存在多变量的“异或”电路，故多变量的“异或”通过二变量“异或”实现。②多变量的“异或”“异或”“同或”逻辑2.2.4≥1F2F1&&=1BA=1DC=1FF=F1⊕F2F1=A⊕BF2=C⊕D代入得：F=A⊕B⊕C⊕D同理实现多变量的同或电路③“异或”电路的特殊功能故可十分方便得A，A控制电路如下图所示：C=0F=AC=1F=A0⊕0=00⊕1=11⊕0=11⊕1=00⊕A=A1⊕A=AFCA=1控制端“异或”“同或”逻辑2.2.4奇数个“1”相异或结果为“1”。偶数个“1”相异或结果为“0”。③“异或”电路的特殊功能奇偶检测电路111100110000110011111100110011110011000011111100110000110011111100110011110011000011例题“异或”“同或”逻辑2.2.4利用此特性可十分方便组成奇偶校验位的产生电路。也可十分方便组成奇偶校验码的检验电路。8421BCD奇校验位产生电路和校验码检测电路如下图所示：③“异或”电路的特殊功能“异或”“同或”逻辑2.2.4&0001000=1BA00=1DC=1P100=1BA00=1DC=1P=1奇偶检验位产生电路奇校验码检测电路检验输出0000000110111③“异或”电路的特殊功能“异或”“同或”逻辑2.2.40110&0100=1BA0=1DC=1P10=1BA00=1DC=1P=1奇偶检验位产生电路奇校验码检测电路检验输出00③“异或”电路的特殊功能“异或”“同或”逻辑2.2.410001010000接收A⊕B⊕C⊕D⊕P=1结果正确=0结果出错输入ABCD=0110则P=0⊕1⊕1⊕0=1ABCD=1000则P=1⊕0⊕0⊕0=0③“异或”电路的特殊功能“异或”“同或”逻辑2.2.41.输出高电平UOH输入低电平UOI一般认为UO≤0.5V即为合格,标称值为3V，最高可达到3.6V，输出低电平一般认为小于0.5V为合格，标称值为0.3V。一、特性和参数TTL与非门传输特性如图所示3.6VUOH0.35Vui2.3关于使用集成电路的有关问题前面已讲过集成电路分为双极性型即TTL电路和单极性MOS电路。一般以TTL电路为主讲述有关问题。２.开门电平UON和关门电平Voff开门电平：输出低电平时与非门处于开门状态，为保证输出低电平低于0.35V是允许输入高电平的最小值称为开门电UON；UON0.35VUOui2.3关于使用集成电路的有关问题关门电平：输出为高电平时与非门处于关门状态，为保证输出高电平高2.7V所允许输入低电平的最高值称为关门电平Voff；0.35VUoffui2.73.噪声容限UNL和UNH此参数是用来说明门电路的抗干扰能力的。输入低电平时，输出应为高电平，如果此时输入端在低电平基础上叠加一个正向干扰信号，如超过Uoff时，输出将低于所规定高电平值，产生逻辑错误。所允许的最大干扰信号幅度称为输入低电平时的噪声容UNL。UoffuiVNLUNL=U0FF－UIL=0.8－0.3=0.52.3关于使用集成电路的有关问题输入为高电平时，输出应为低电平，如果此时输入端在高电平基础上叠加一个负向干扰信号，如低于UON时，输出将高于规定低电平值，产生逻辑错误。所允许最大干扰信号幅度称为输入高电平时的噪声容限UNH。UNH=UIH－UON=3－1.8V=1.2VUONUNHUIH·ui2.3关于使用集成电路的有关问题4输入短路电流IIS对TTL门而言当输入端接地时，将有一个电流1.4毫安左右的电流由管子流出。IIS﹠2.3关于使用集成电路的有关问题当输入通过电阻接地，IIS将在电阻上产生电压，影响该输入端的状态。一般为了保证输出为高电平，输入端电阻满足：Ri≤0.7KΩ为了保证输出低电平，输入端电阻满足：Ri≥2KΩ场效应管无输入短路电流，通过电阻接地时，输入始终是低电平。5.门电路的扇入系数NI和NO门电路允许输入端数为扇入系数NI，一般NI≥8门,为保证门电路输出正确逻辑电平时，不超过功耗的前提下，其输出端允许带动同类门的输入端数称为扇出系数，一般NO≥8。NO愈大，表明门的负载能力愈强。2.3关于使用集成电路的有关问题二、二种特殊门电路1.输出开路门(OC门）一般的TTL电路不输出不允许并联使用。否则当一个输出为高电平，另一个输出为低电平时，高电平将向低电平门产生一个很大电流，将烧坏器件，即是器件没坏，输出电平不正常(不高也不低）将产生逻辑错误。电路符号如图﹠2.3关于使用集成电路的有关问题OC门使用时应注意两点①OC门使用时，输出端与电源间应接一个电阻，才能工作。②OC门门并联使用时，完成逻辑与的功能通常称为“线与”功能。﹠·UCRU0﹠﹠·UCF=AB·CD=AB+CDF2.3关于使用集成电路的有关问题2.三态门(TS门或TSL门）由于计算机CPU采用总线结构，外设均挂在总线上，CPU每一时刻仅能与一个外设交换信息，此时其它外设必须与总线脱钩，使之不影响总线的状态。否则将破坏系统的正常工作，这就要求连接到总线的接口电路必须具有三态结构，除了0态和1态外，还增加一个高阻态。2.3关于使用集成电路的有关问题A1A0ABDBCBCPU0﹟1﹟2﹟3﹟译码器2.3关于使用集成电路的有关问题