KJ触发器

(1)基本RS触发器直接置位、复位，无时钟信号CP的触发。总结：时钟信号的触发方式(2)电平触发（同步触发器）CP的（高/低）电平期间触发，在整个电平期间状态相应更新，所以存在空翻。(4)边沿触发只在CP的↑或↓边沿触发，只在CP的↑或↓边沿状态更新，克服了空翻。(3)脉冲触发（主从触发器）在CP的一个周期中，CP＝1期间接收输入信号，CP下降沿到来时触发翻转，克服了空翻。5.3电平触发的触发器（同步触发器）1、同步RS触发器G1G2G3G4SCPRSCPR&QQSCPRSCPRQQQQ(a)逻辑电路(b)曾用符号1SC11RQQ(c)国标符号&&&RSCP＝0时，R=S=1，触发器保持原来状态不变。CP＝1时，工作情况与基本RS触发器相同。（总体来看，输入端高电平有效）CPRSQnQn+1功能0×××QnnnQQ1保持1000100101nnQQ1保持101010111111nQ置1110011010001nQ置011101111不用不用不允许特性表特性方程01RSQRSQnnCP=1期间有效主要特点波形图（1）时钟电平控制。在CP＝1期间接收输入信号，CP＝0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。（2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。CPRSQQ不变不变不变不变不变不变置1置0置1置0不变2、同步D触发器（D锁存器）G3G4G1G2SRDG1G2CPQQ(a)D触发器的构成1DDCP1DC1QQ(c)逻辑符号CPG3G4&&QQ(b)D触发器的简化电路SR&&&&&&DQDDQRSQnnn1CP=1期间有效将S=D、R=D代入同步RS触发器的特性方程，得同步D触发器的特性方程：波形图CP=1期间，Q=D。CP=0期间，状态保持不变。在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。CPDQQ在一个CP脉冲周期内，触发器状态变化多于一次的现象称为空翻。空翻带来两个问题：一是触发器的抗干扰能力下降；二是限制了触发器的使用范围。同步触发器存在的空翻现象&&QQD1G2G&&3G4GCP15GCPDQ3、同步JK触发器G3G4G1G2JCPKJCPKJCPKQQJCPKQQQQ(a)逻辑电路(b)曾用符号1JC11KQQ(c)国标符号&&&&nnnnnnnQKQJQKQQJQRSQ1CP=1期间有效将S=JQn、R=KQn代入同步RS触发器的特性方程，得同步JK触发器的特性方程：CPJKQnQn+1功能0×××QnnnQQ1保持1000100101nnQQ1保持101010110001nQ置0110011011111nQ置11110111110nnQQ1翻转特性表JK=00时不变JK=01时置0JK=10时置1JK=11时翻转CPJKQQ波形图在数字电路中，凡在CP时钟脉冲控制下，根据输入信号J、K不同，具有置0、置1、保持和翻转功能的电路，都称为JK触发器。主从D触发器原理框图及逻辑符号原理：CP=0时，QM跟随D变化，QM=D，从锁存器保持不变主从触发器QM1DC1QQ1DC111DCP（a）QQ1DC1（b）主锁存器从锁存器当CP=1时，主锁存器保持不变，输出送从锁存器即Q=QM=D此主从触发器的状态只有在CP上升沿时刻才会改变。例：主从D触发器输入CP和D的波形如图，试画出输出波形。主从触发器CPDQMQQQM1DC1QQ1DC111DCP5.4脉冲触发的触发器（主从触发器）1、主从RS触发器G5G6G1G2G7主触发器G8QmQmG3从触发器G4&&QQ&&1SRCPCPG9(a)逻辑电路&&&&工作原理（1）接收输入信号过程CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，按：将Qm置成相应的状态。从触发器控制门G3、G4被封锁，其状态保持不变。01RSQRSQnmnm10G5G6G1G2G7主触发器G8QmQmG3从触发器G4&&QQ&&1SRCPCPG9&&&&01（2）输出信号过程CP下降沿到来时（CP=0期间），门G7、G8封锁，主触发器状态保持不变。同时，从触发器控制门G3、G4被打开，从触发器输出端状态Q=D=Qm。（照“样”翻转）01RSQRSQnnCP下降沿到来时有效特性方程QQSRSCPRQQ(b)曾用符号1S1RSCPRQQ(c)国标符号CPC1逻辑符号电路特点主从RS触发器采用主从控制结构，CP＝1期间接收输入信号，CP下降沿到来时触发翻转。仍然存在着约束问题，即在CP＝1期间，输入信号R和S不能同时为1。G1G2JKCPG7主G8G5G6G3从G4QQ1G9QmQm&&&&&&&&2、主从JK触发器nnKQRQJS下降沿到来时有效CPQKQJQKQQJQRSQnnnnnnn1代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程：将主从JK触发器没有约束。JKQnQn+1功能00000101nnQQ1保持0100110001nQ置01001011111nQ置111011110nnQQ1翻转特性表CPJKQ时序图QQJKJCPKQQ曾用符号1J1KJCPKQQ国标符号CPC1电路特点逻辑符号①主从JK触发器采用主从控制结构，CP＝1期间接收输入信号，CP下降沿到来时触发翻转。②输入信号J、K之间没有约束。③存在一次变化问题。即主触发器，在CP＝1期间其状态最多只能变化一次，原因在于输出端的交叉反馈线。SDJCPKRDQQSDRDJKJCPKQQ曾用符号国标符号CPRDSDS1J1KRQQC1带异步清零端和预置端的主从JK触发器的逻辑符号集成触发器中常见的直接置0和置1端•RD：直接（异步）置0端•SD：直接（异步）置1端，•非号：低电平有效，•直接（异步）：不受CP的影响。SD=1RD=0，直接置0。SD=0，直接置1。RD=1要使JK触发器本身的功能正常使用，应使直接置0和置1端都无效。即：SD=1RD=1，G1G2JKCPG7G8G5G6G3G4QQ1G9RDSD&&&&&&&&带清零端和预置端的主从JK触发器RD=0，直接置001111001SD=0，直接置1G1G2JKCPG7G8G5G6G3G4QQ1G9RDSD&&&&&&&&10001111SD=1RD=1集成主从JK触发器14131211109874721234567VCCSDRDK3K2K1Q(b)7472的引脚图(a)74LS76的引脚图16151413121110974LS76123456781K1Q1QGND2K2Q2Q2J1CP1SD1RD1JVCC2CP2SD2RDNCCPJ1J2J3QGND321KKKK321JJJJ低电平有效低电平有效CP下降沿触发1J2KSRSDJ1J2J3CPK1K2K3RDQQCP&&与输入主从JK触发器的逻辑符号主从JK触发器功能完善，且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP＝1期间其状态最多只能变化一次，变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。DCPQQDQQ曾用符号DCP1DQQ国标符号CPC1逻辑符号1、边沿D触发器5.5边沿触发器“∧”表示边沿触发方式,加小圆圈“ο”：表示下降沿有效触发,不加小圆圈“ο”：表示上升沿有效触发。•边沿触发器的次态输出仅仅取决于CP脉冲的上升沿或下降沿到达时刻输入信号的状态，而在此之前和之后输入信号的变化对触发器的次态没有影响。14131211109874LS741234567VCC2RD2D2CP2SD2Q2Q1RD1D1CP1SD1Q1QGND141312111098CC40131234567VCC2Q2Q2CP2RD2D2SD1Q1Q1CP1RD1D1SDVSS(a)74LS74引脚排列图(b)CC4013引脚排列图集成边沿D触发器注意：CC4013的异步输入端RD和SD为高电平有效。CP上升沿触发JCPKQQJKQQ曾用符号JCPK1J1KQQ国标符号CPC1边沿JK触发器的逻辑符号边沿JK触发器的特点①边沿触发，无一次变化问题。②功能齐全，使用方便灵活。③抗干扰能力极强，工作速度很高。2、边沿JK触发器集成边沿JK触发器(a)74LS112的引脚图16151413121110974LS11212345678VCC1RD2RD2CP2K2J2SD2Q1CP1K1J1SD1Q1Q2QGND(b)CC4027的引脚图161514131211109CC402712345678VDD2Q2Q2CP2RD2K2J2SD1Q1Q1CP1RD1K1J1SDVSS①74LS112为CP下降沿触发。②CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。注意不同类型触发器之间的转换转换步骤：（1）写出已有触发器和待求触发器的特性方程。（2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。（3）比较两个触发器特性方程，根据两个方程相等的原则求出转换逻辑。（4）根据转换逻辑画出逻辑电路图。转换方法：利用令已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑。RKSJ1JC11KSCPRQQ电路图1、将JK触发器转换为RS、D、T和T＇触发器JK触发器→RS触发器JK触发器→D触发器1JC11KDQQ1CP写出D触发器的特性方程，进行变换，使之形式与JK触发器的特性方程一致：nnnnnDQQDQQDDQ)(1与JK触发器的特性方程比较，得：DKDJ电路图JK触发器→T触发器在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当T＝0时能保持状态不变，T＝1时一定翻转的电路，都称为T触发器。TQnQn+1功能000101nnQQ1保持101110nnQQ1翻转特性表逻辑符号TCP1TQQC1T触发器特性方程：nnnnQTQTQTQ1与JK触发器的特性方程比较，得：TKTJ电路图1JC11KTQQCPJK触发器→T＇触发器在数字电路中，凡每来一个时钟脉冲就翻转一次的电路，都称为T＇触发器。特性表逻辑符号CPQQC1QnQn+1功能0110nnQQ1翻转T＇触发器特性方程：与JK触发器的特性方程比较，得：11TKTJ电路图1JC11K1QQCPnnQQ1变换T＇触发器的特性方程：nnnnQQQQ1112、将D触发器转换为JK、T和T＇触发器D触发器→JK触发器nnQKQJDJ1DC1QQCP≥1&&1KD触发器→T触发器nQTDT1DC1QQCP=1D触发器→T＇触发器nQDCP1DC1QQ本节小结：触发器是数字电路的极其重要的基本单元。触发器有两个稳定状态，在外界信号作用下，可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变。因此，触发器可以作为二进制存储单元使用。触发器的逻辑功能可以用真值表、卡诺图、特性方程、状态图和波形图等5种方式来描述。触发器的特性方程是表示其逻辑功能的重要逻辑函数，在分析和设计时序电路时常用来作为判断电路状态转换的依据。各种不同逻辑功能的触发器的特性方程为：RS触发器：Qn+1=S+RQn，其约束条件为：RS＝0JK触发器：Qn+1=JQn+KQnD触发器：Qn+1=DT触发器：Qn+1=TQn+TQnT＇触发器：Qn+1=Qn同一种功能的触发器，可以用不同的电路结构形式来实现；反过来，同一种电路结构形式，可以构成具有不同功能的各种类型触发器。